教育研究活動データベース

日本語に切り替えるswitch to english

髙木 直史

タカギ ナオフミ

情報学研究科 通信情報システム専攻コンピュータ工学講座 教授

髙木 直史
list
    Last Updated :2022/11/23

    基本情報

    学部兼担

    • 工学部 工学部 情報学科

    所属学協会

    • 電子情報通信学会 学会誌編集委員会
    • 情報処理学会 アルゴリズム研究会
    • 電子情報通信学会 コンピュテーション研究専門委員会
    • IEEE Symposium on Computer Arithmetic Steering Committee
    • 電子情報通信学会 情報・システムソサエティ運営委員会
    • IEEE Transactions on Computers
    • 情報処理学会 システムLSI設計技術研究会
    • 情報処理学会 東海支部
    • 電子情報通信学会 ELEX編集委員会
    • 電子情報通信学会 東海支部
    • 電子情報通信学会 ディペンダブルコンピューティング研究専門委員会
    • IEEE
    • 日本情報科教育学会
    • 情報処理学会
    • 電子情報通信学会
    • IEEE Symposium on Computer Arithmetic Steering Committee
    • IEEE Transactions on Computers
    • IEEE

    学位

    • 工学修士(京都大学)
    • 工学博士(京都大学)

    出身大学院・研究科等

    • 京都大学, 大学院工学研究科修士課程情報工学専攻, 修了

    出身学校・専攻等

    • 京都大学, 工学部情報工学科, 卒業

    出身高等学校

    • 出身高等学校

      大阪府立 北野高等学校, おおさかふりつ きたのこうとうがっこう

    経歴

    • 自 2010年04月, 至 現在
      京都大学, 情報学研究科, 教授
    • 自 2003年04月, 至 2010年03月
      - 名古屋大学, 情報科学研究科, 教授
    • 自 1998年05月, 至 2003年03月
      名古屋大学, 工学研究科, 教授
    • 自 1998年, 至 2003年
      Professor, Graduate School of Engineering, Nagoya University
    • 自 2003年
      - Professor, Graduate School of Information Science, Nagoya University
    • 自 1994年06月, 至 1998年05月
      名古屋大学, 工学部, 助教授
    • 自 1994年, 至 1998年
      Associate Professor, School of Engineering, Nagoya University
    • 自 1991年04月, 至 1994年05月
      京都大学, 工学部, 助教授
    • 自 1991年, 至 1994年
      Associate Professor, Faculty of Engineering, Kyoto University
    • 自 1984年04月, 至 1991年03月
      京都大学, 工学部, 助手
    • 自 1984年, 至 1991年
      Instructor, Faculty of Engineering, Kyoto University

    使用言語

    • 英語

    ID,URL

    関連Webサイト

    researchmap URL

    list
      Last Updated :2022/11/23

      研究

      研究テーマ・研究概要

      • 研究テーマ

        並列計算機構,算術演算回路,ハードウェアアルゴリズム

      研究キーワード

      • 論理設計
      • 論理回路
      • 算術演算回路
      • ハードウェアアルゴリズム
      • Logic design
      • Logic circuits
      • Arithmetic circuits
      • Hardware algorithm

      研究分野

      • 情報通信, 情報ネットワーク
      • 情報通信, 計算機システム

      論文

      • A hardware algorithm for computing sine and cosine using redundant binary representation
        Naofumi Takagi; Tohru Asada; Shuzo Yajima
        Systems and Computers in Japan, 1987年, 査読有り
      • An Allocation Optimization Method for Partially-reliable Scratch-pad Memory in Embedded Systems
        Hatayama Takuya; Takase Hideki; Takagi Kazuyoshi; Takagi Naofumi
        Information and Media Technologies, 2015年
      • A Timing Fault Model and an Efficient Timing Fault Simulation Method for Rapid Single-Flux-Quantum Logic Circuits
        Shogo Nakamura; Kazuyoshi Takagi; Nobutaka Kito; Naofumi Takagi
        Journal of Physics: Conference Series, 2021年07月30日, 査読有り
      • Rapid Single-Flux-Quantum Logic Circuits Using Clockless Gates
        Takahiro Kawaguchi; Kazuyoshi Takagi; Naofumi Takagi
        IEEE Transactions on Applied Superconductivity, 2021年06月, 査読有り
      • A Layout Design Flow for RSFQ Circuits Based on Cell Clustering and Mixed Wiring of JTLs and PTLs
        Takashi Dejima; Kazuyoshi Takagi; Naofumi Takagi
        IEEE Transactions on Applied Superconductivity, 2020年10月, 査読有り
      • Conversion Method of Netlists Consisting of Conventional Logic Gates to RSFQ Logic Circuits Utilizing Special RSFQ Gates
        Nobutaka Kito; Kazuyoshi Takagi; Naofumi Takagi
        IEEE Transactions on Applied Superconductivity, 2020年10月, 査読有り
      • A two-step routing method with wire length budgeting for PTL routing of SFQ logic circuits
        K Kitamura; K Takagi; N Takagi
        Journal of Physics: Conference Series, 2020年07月, 査読有り
      • mROS: A lightweight runtime environment of ROS 1 nodes for embedded devices
        Hideki Takase; Tomoya Mori; Kazuyoshi Takagi; Naofumi Takagi
        Journal of Information Processing, 2020年
      • Supporting TOPPERS/ASP3 Kernel to mROS to improve its capability
        Hiroi Imanishi; Hideki Takase; Kazuyoshi Takagi; Naofumi Takagi
        Asia Pacific Conference on Robot IoT System Development and Platform (APRIS2019), 2019年11月, 査読有り
      • A functionality expansion of the lightweight runtime environment mROS for user defined message types
        Hidetosh Yugen; Hideki Takase; Kazuyoshi Takagi; Naofumi Takagi
        Asia Pacific Conference on Robot IoT System Development and Platform (APRIS2019), 2019年11月, 査読有り
      • Conversion of Logic Gates in Netlists for Rapid Single Flux Quantum Circuits Utilizing Confluence of Pulses
        Nobutaka Kito; Kazuyoshi Takagi; Naofumi Takagi
        IPSJ Transactions on System LSI Design Methodology, 2019年08月, 査読有り
      • Conversion Method of Netlists Consisting of Conventional Logic Gates to RSFQ Logic Circuits Using the Characteristics of Pulse Logic
        Nobutaka Kito; Kazuyoshi Takagi; Naofumi Takagi
        ISEC 2019 - International Superconductive Electronics Conference, 2019年07月, 査読有り
      • Concurrent Error Detectable Carry Select Adder with Easy Testability
        鬼頭信貴; 高木直史
        IEEE Transactions on Computers, 2019年07月, 査読有り
      • mROS: A lightweight runtime environment for robot software components onto embedded devices
        Hideki Takase; Tomoya Mori; Kazuyoshi Takagi; Naofumi Takagi
        ACM International Conference Proceeding Series, 2019年06月06日
      • A Global Routing Method with Wire Length Budgeting for SFQ Logic Cirduits
        北村圭; 高木一義; 高木直史
        12th Superconducting SFQ VLSI Workshop (SSV 2019), 2019年01月
      • A Hierarchical Placement Method with Cell Clustering for Rapid-Single-Flux-Quantum Ciercuits
        出島貴史; 高木一義; 高木直史
        12th Superconducting SFQ VLSI Workshop (SSV 2019), 2019年01月
      • Encoder/Decoder for the Compound Signal of Data and Clock
        川口隆広; 高木一義; 高木直史
        12th Superconducting SFQ VLSI Workshop (SSV 2019), 2019年01月
      • Core State Aware Slack Gathering Scheduling for Embedded Real-Time Systems
        松井健太郎; 高瀬英希; 高木一義; 高木直史
        Asia Pacific Conference on Robot IoT System Development and Platform 2018, 2018年10月
      • A motion planning method for mobile robot considering rotational motion in area coverage task
        矢野泰生; 高瀬英希; 高木一義; 高木直史
        Asia Pacific Conference on Robot IoT System Development and Platform 2018, 2018年10月
      • Work-in-Progress: Design Concept of a Lightweight Runtime Environment for Robot Software Components onto Embedded Devices
        高瀬英希; 森智也; 高木一義; 高木直史
        International Conference on Embedded Software 2018, 2018年09月, 査読有り
      • A Fast Wire-Routing Method and an Automatic Layout Tool for RSFQ Digital Circuits Considering Wire-Length Matching
        Nobutaka Kito; Kazuyoshi Takagi; Naofumi Takagi
        IEEE Transactions on Applied Superconductivity, 2018年06月01日, 査読有り
      • A Generation Method of EUC-Hardware-Dependent Description of Complex Device Drivers in AUTOSAR
        廣瀬秀樹; 高瀬英希; 高木一義; 高木直史
        IPSJ ESW2017 Research Papers, 2018年03月, 査読有り
      • Algorithms for evaluating the matrix polynomial I + A + A2 + ⋯ + AN-1 with Reduced Number of Matrix Multiplications
        Kotaro Matsumoto; Kazuyoshi Takagi; Naofumi Takagi
        IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, 2018年02月01日, 査読有り
      • High-Speed Operation of Random-Access-Memory-Embedded Microprocessor With Minimal Instruction Set Architecture Based on Rapid Single-Flux-Quantum Logic
        Ryo Sato; Yuki Hatanaka; Yuki Ando; Masamitsu Tanaka; Akira Fujimaki; Kazuyoshi Takagi; Naofumi Takagi
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2017年06月, 査読有り, 招待有り
      • 32 x 32-Bit 4-Bit Bit-Slice Integer Multiplier for RSFQ Microprocessors
        Guang-Ming Tang; Kazuyoshi Takagi; Naofumi Takagi
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2017年04月, 査読有り
      • Floating-Point Multiplier with Concurrent Error Detection Capability by Partial Duplication
        Nobutaka Kito; Kazushi Akimoto; Naofumi Takagi
        IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 2017年03月, 査読有り
      • Development of CAD tools for SFQ logic circuits and design of data-path circuits for SFQ bit-slice processors
        高木直史; 高木一義; 鬼頭信貴
        10th Superconducting SFQ VLSI Workshop (SSV 2017), 2017年02月
      • Demonstration of stored program computing in a 50-GHz SFQ microprocessor with embedded memories
        藤巻朗; 佐藤諒; 畑中湧貴; 赤池宏之; 高木一義; 高木直史; 田中雅光
        10th Superconducting SFQ VLSI Workshop (SSV 2017), 2017年02月
      • Static timing analysis of rapid single-flux-quantum circuits
        川口隆弘; 高木一義; 高木直史
        The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2016), 2016年10月, 査読有り
      • Fast length-matching routing for rapid single flux quantum circuits
        鬼頭信貴; 高木一義; 高木直史
        The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2016) (SASIMI2016), 2016年10月, 査読有り
      • Extension of a logic simulation system for simulation-based verification of RSFQ logic circuits
        鬼頭信貴; 松本弦篤; 高木一義; 高木直史
        9th Superconducting SFQ VLSI Workshop (SSV 2016), 2016年08月
      • A microarchitecture of an RSFQ 4-bit bit-slice 32-bit processor
        唐光明; 高木一義; 高木直史
        9th Superconducting SFQ VLSI Workshop (SSV 2016), 2016年08月
      • Eight-bit bit-serial RSFQ microprocessor with minimal instruction set architecturefor demonstration programs
        佐藤諒; 田中雅光; 畑中湧貴; 藤巻朗; 赤池宏之; 高木直史; 高木一義
        9th Superconducting SFQ VLSI Workshop (SSV 2016), 2016年08月
      • Design and Demonstration of an 8-bit Bit-Serial RSFQ Microprocessor: CORE e4
        Yuki Ando; Ryo Sato; Masamitsu Tanaka; Kazuyoshi Takagi; Naofumi Takagi; Akira Fujimaki
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2016年08月, 査読有り
      • High-Throughput Rapid Single-Flux-Quantum Circuit Implementations for Exponential and Logarithm Computation Using the Radix-2 Signed-Digit Representation
        Masamitsu Tanaka; Kazuyoshi Takagi; Naofumi Takagi
        IEICE TRANSACTIONS ON ELECTRONICS, 2016年06月, 査読有り
      • RSFQ 4-bit Bit-Slice Integer Multiplier
        Guang-Ming Tang; Kazuyoshi Takagi; Naofumi Takagi
        IEICE TRANSACTIONS ON ELECTRONICS, 2016年06月, 査読有り
      • Automatic Wire-Routing of SFQ Digital Circuits Considering Wire-Length Matching
        Nobutaka Kito; Kazuyoshi Takagi; Naofumi Takagi
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2016年04月, 査読有り
      • An Evaluation Framework of OS-Level Power Managements for the big. LITTLE Architecture
        Hideki Takase; Kazumi Aono; Yutaka Matsubara; Kazuyoshi Takagi; Naofumi Takagi
        2016 14TH IEEE INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS), 2016年, 査読有り
      • 4-bit Bit-Slice Arithmetic Logic Unit for 32-bit RSFQ Microprocessors
        Guang-Ming Tang; Kensuke Takata; Masamitsu Tanaka; Akira Fujimaki; Kazuyoshi Takagi; Naofumi Takagi
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2016年01月, 査読有り
      • A Verification Method for Single-Flux-Quantum Circuits Using Delay-Based Time Frame Model
        Takahiro Kawaguchi; Kazuyoshi Takagi; Naofumi Takagi
        IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, 2015年12月, 査読有り
      • Logic Design of Pattern Matching Circuit Based on Systolic Architecture Using Single-Flux-Quantum Circuits
        大畑真也; 植田慶太; 高木一義; 高木直史
        8th Superconducting SFQ VLSI Workshop (SSV 2015), 2015年07月
      • High-Speed Demonstration of Bit-Serial Floating-Point Adders and Multipliers Using Single-Flux-Quantum Circuits
        Xizhu Peng; Qiuyun Xu; Faichi Kato; Yuki Yamanashi; Nobuyuki Yoshikawa; Akira Fujimaki; Naofumi Takagi; Kazuyoshi Takagi; Mutsuo Hidaka
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2015年06月, 査読有り, 招待有り
      • Conversion of a CMOS Logic Circuit Design to an RSFQ Design Considering Latching Function of RSFQ Logic Gates
        Nobutaka Kito; Kazuyoshi Takagi; Naofumi Takagi
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2015年06月, 査読有り
      • An allocation optimization method for partially-reliable scratch-pad memory in embedded systems
        Takuya Hatayama; Hideki Takase; Kazuyoshi Takagi; Naofumi Takagi
        IPSJ Transactions on System LSI Design Methodology, 2015年02月01日, 査読有り
      • Low-Voltage Bit-Serial Single-Flux-Quantum Microprocessor for Integrating Memories
        Ryo Sato; Kensuke Takata; Masamitsu Tanaka; Akira Fujimaki; Naofumi Takagi; Kazuyoshi Takagi
        2015 15TH INTERNATIONAL SUPERCONDUCTIVE ELECTRONICS CONFERENCE (ISEC), 2015年, 査読有り
      • Development of Bit-Serial RSFQ Microprocessors Integrated with Shift-Register-Based Random Access Memories
        Masamitsu Tanaka; Kensuke Takata; Ryo Sato; Akira Fujimaki; Takahiro Kawaguchi; Yuki Ando; Kazuyoshi Takagi; Naofumi Takagi; Nobuyuki Yoshikawa
        2015 15TH INTERNATIONAL SUPERCONDUCTIVE ELECTRONICS CONFERENCE (ISEC), 2015年, 査読有り
      • Demonstration of an 8-bit SFQ Carry Look-Ahead Adder Using Clockless Logic Cells
        Takahiro Kawaguchi; Masamitsu Tanaka; Kazuyoshi Takagi; Naofumi Takagi
        2015 15TH INTERNATIONAL SUPERCONDUCTIVE ELECTRONICS CONFERENCE (ISEC), 2015年, 査読有り
      • A 4-bit Bit-Slice Multiplier for a 32-bit RSFQ Microprocessor
        Guang-Ming Tang; Kazuyoshi Takagi; Naofumi Takagi
        2015 15TH INTERNATIONAL SUPERCONDUCTIVE ELECTRONICS CONFERENCE (ISEC), 2015年, 査読有り
      • 80-GHz Operation of an 8-bit RSFQ Arithmetic Logic Unit
        Yuki Ando; Ryo Sato; Masamitsu Tanaka; Kazuyoshi Takagi; Naofumi Takagi
        2015 15TH INTERNATIONAL SUPERCONDUCTIVE ELECTRONICS CONFERENCE (ISEC), 2015年, 査読有り
      • PTL Routing Environment for SFQ Circuits Using a Commercial Router
        T. Kawaguchi; K. Takagi; N. Takagi
        7th Superconducting SFQ VLSI Workshop (SSV 2014), 2014年12月
      • Design of an 8-bit Bit-Serial SFQ Microprocessor CORE e4 with Four Registers
        Y. Ando; M. Tanaka; K. Takagi; N. Takagi
        7th Superconducting SFQ VLSI Workshop (SSV 2014), 2014年12月
      • Design of Shift-Register Memories for SFQ Micro Processors COREe
        R. Numaguchi; T. Takahashi; N. Yoshikawa; Y. Yamanashi; A. Fujimaki; M. Tanaka; N. Takagi; K. Takagi
        7th Superconducting SFQ VLSI Workshop (SSV 2014), 2014年12月
      • Design and Implementation of Bit-Serial SFQ Microprocessor CORE e3
        R. Sato; K. Takata; M. Tanaka; A. Fujimaki; K. Takagi; N. Takagi
        7th Superconducting SFQ VLSI Workshop (SSV 2014), 2014年12月
      • Demonstration of 4-Bit-Parallel Bit-Slice ALU
        K. Takata; M. Tanaka; A. Fujimaki; G. Tang; K. Takagi; N. Takagi
        7th Superconducting SFQ VLSI Workshop (SSV 2014), 2014年12月
      • Minimum Depth Logic Circuits for Five-Variable Logic Functions Using Tree-Input Majority Gates
        M. Moriya; K. Takagi; N. Takagi
        7th Superconducting SFQ VLSI Workshop (SSV 2014), 2014年12月
      • Comparison of Bit-Slice Arithmetic Logic Units for 32-bit RSFQ Microprocessors
        G. Tang; K. Takagi; N. Takagi
        7th Superconducting SFQ VLSI Workshop (SSV 2014), 2014年12月
      • Design of RSFQ Microprocessors Integrated with RAMs Based on Bit-Serial Processing
        M. Tanaka; K. Takata; R. Satoh; A. Fujimaki; T. Kawaguchi; Y. Ando; K. Takagi; N. Takagi; N. Yoshikawa
        7th Superconducting SFQ VLSI Workshop (SSV 2014), 2014年12月
      • Nested Loop Parallelization Using Polyhedral Optimization in High-Level Synthesis
        Akihiro Suda; Hideki Takase; Kazuyoshi Takagi; Naofumi Takagi
        IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, 2014年12月, 査読有り
      • Design and High-Speed Demonstration of Single-Flux-Quantum Bit-Serial Floating-Point Multipliers Using a 10 kA/cm(2) Nb Process
        Xizhu Peng; Yuki Yamanashi; Nobuyuki Yoshikawa; Akira Fujimaki; Naofumi Takagi; Kazuyoshi Takagi; Mutsuo Hidaka
        IEICE TRANSACTIONS ON ELECTRONICS, 2014年03月, 査読有り
      • Large-Scale Integrated Circuit Design Based on a Nb Nine-Layer Structure for Reconfigurable Data-Path Processors
        Akira Fujimaki; Masamitsu Tanaka; Ryo Kasagi; Katsumi Takagi; Masakazu Okada; Yuhi Hayakawa; Kensuke Takata; Hiroyuki Akaike; Nobuyuki Yoshikawa; Shuichi Nagasawa; Kazuyoshi Takagi; Naofumi Takagi
        IEICE TRANSACTIONS ON ELECTRONICS, 2014年03月, 査読有り, 招待有り
      • Circuit Description and Design Flow of Superconducting SFQ Logic Circuits
        Kazuyoshi Takagi; Nobutaka Kito; Naofumi Takagi
        IEICE TRANSACTIONS ON ELECTRONICS, 2014年03月, 査読有り, 招待有り
      • A Reconfigurable Data-Path Accelerator Based on Single Flux Quantum Circuits
        Hiroshi Kataoka; Hiroaki Honda; Farhad Mehdipour; Nobuyuki Yoshikawa; Akira Fujimaki; Hiroyuki Akaike; Naofumi Takagi; Kazuaki Murakami
        IEICE TRANSACTIONS ON ELECTRONICS, 2014年03月, 査読有り, 招待有り
      • Nb 9-Layer Fabrication Process for Superconducting Large-Scale SFQ Circuits and Its Process Evaluation
        Shuichi Nagasawa; Kenji Hinode; Tetsuro Satoh; Mutsuo Hidaka; Hiroyuki Akaike; Akira Fujimaki; Nobuyuki Yoshikawa; Kazuyoshi Takagi; Naofumi Takagi
        IEICE TRANSACTIONS ON ELECTRONICS, 2014年03月, 査読有り, 招待有り
      • An Operation Scenario Model for Energy Harvesting Embedded Systems and an Algorithm to Maximize the Operation Quality
        Kazumi Aono; Atsushi Iwata; Hideki Takase; Kazuyoshi Takagi; Naofumi Takagi
        2014 IEEE INTERNATIONAL CONFERENCE ON HIGH PERFORMANCE COMPUTING AND COMMUNICATIONS, 2014 IEEE 6TH INTL SYMP ON CYBERSPACE SAFETY AND SECURITY, 2014 IEEE 11TH INTL CONF ON EMBEDDED SOFTWARE AND SYST (HPCC,CSS,ICESS), 2014年, 査読有り
      • An Allocation Optimization Method for Partially-Reliable Instruction Scratch-Pad Memory in Embedded Systems
        Takuya Hatayama; Hideki Takase; Kazuyoshi Takagi; Naofumi Takagi
        2014 INTERNATIONAL SOC DESIGN CONFERENCE (ISOCC), 2014年, 査読有り
      • A Design Framework for SFQ Circuits Using Clockless Gates
        T. Kawaguchi; K. Takagi; N. Takagi
        6th Superconducting SFQ VLSI Workshop (SSV 2013), 2013年11月
      • Logical Design of Bit-Slice Barrel Shifter for 32-bit SFQ Microprocessors
        Y. Ohmomo; K. Takagi; N. Takagi
        6th Superconducting SFQ VLSI Workshop (SSV 2013), 2013年11月
      • Design and Implementations of Component Circuits for RSFQ Bit-Slice Microprocessors
        M. Tanaka; Y. Hayakawa; K. Takata; A. Fujimaki; Y. Ohmomo; T. Kawaguchi; K. Takagi; N. Takagi
        6th Superconducting SFQ VLSI Workshop (SSV 2013), 2013年11月
      • Retiming of SFQ Logic Circuits for Reduction of Flip-Flops
        N. Kito; K. Takagi; N. Takagi
        6th Superconducting SFQ VLSI Workshop (SSV 2013), 2013年11月
      • High-Level Synthesis for Nested Loop Kernels with Non-Uniform Dependencies
        SUDA Akihiro; TAKASE Hideki; TAKAGI Kazuyoshi; TAKAGI Naofumi
        Proceedings - 18th Workshop on Synthesis And System Integration Mixed Information technologies (SASIMI 2013), 2013年10月, 査読有り
      • Retiming of Single Flux Quantum Logic Circuits for Flip-Flop Reduction
        KITO Nobuyuki; TAKAGI Kazuyoshi; TAKAGI Naofumi
        Proceedings - 18th Workshop on Synthesis And System Integration Mixed Information technologies (SASIMI 2013), 2013年10月, 査読有り
      • Low-Overhead Fault-Secure Parallel Prefix Adder by Carry-Bit Duplication
        Nobutaka Kito; Naofumi Takagi
        IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 2013年09月, 査読有り
      • An energy-efficient high-performance processor with reconfigurable data-paths using RSFQ circuits
        Naofumi Takagi
        PHYSICA C-SUPERCONDUCTIVITY AND ITS APPLICATIONS, 2013年01月, 査読有り
      • A buffering method for parallelized loop with non-uniform dependencies in high-level synthesis
        Akihiro Suda; Hideki Takase; Kazuyoshi Takagi; Naofumi Takagi
        Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), 2013年, 査読有り
      • 60-GHz Demonstration of an SFQ Half-Precision Bit-Serial Floating-Point Adder Using 10 kA/cm(2) Nb Process
        T. Kato; Y. Yamanashi; N. Yoshikawa; A. Fujimaki; N. Takagi; K. Takagi; S. Nagasawa
        2013 IEEE 14TH INTERNATIONAL SUPERCONDUCTIVE ELECTRONICS CONFERENCE (ISEC), 2013年, 査読有り
      • Low Frequency Test of 4x4 Reconfigurable Data-Path Processors
        Y. Hayakawa; K. Takata; M. Okada; A. Fujimaki; M. Tanaka; H. Akaike; N. Yoshikawa; S. Nagasawa; N. Takagi
        5th Superconducting SFQ VLSI Workshop (SSV 2012), 2012年12月
      • Demonstration of SFQ Half-Precision Floating-Point Multiplier using 10 kA/cm2 Nb Process
        X. Peng; Y. Yamanashi; N. Yoshikawa; A. Fujimaki; K. Takagi; N. Takagi; S. Nagasawa
        5th Superconducting SFQ VLSI Workshop (SSV 2012), 2012年12月
      • A High-Throughput SFQ Logarithm Computing Circuit Using the Radix-2 Signed-Digit Representation
        M. Tanaka; K. Takagi; N. Takagi
        5th Superconducting SFQ VLSI Workshop (SSV 2012), 2012年12月
      • Measurement of an SFQ Half-Precision Floating-Point Adder Using the 10 kA/cm2 Nb Process
        T. Kato; N. Yoshikawa; A. Fujimaki; N. Takagi; K. Takagi; S. Nagasawa
        5th Superconducting SFQ VLSI Workshop (SSV 2012), 2012年12月
      • A Logic Extraction Method Based on Periodical Pulse Arrival Model for Formal Verification of SFQ Circuits
        T. Kawaguchi; k. Takagi; N. Takagi
        5th Superconducting SFQ VLSI Workshop (SSV 2012), 2012年12月
      • Fast inversion algorithm in GF(2(m)) suitable for implementation with a polynomial multiply instruction on GF(2)
        K. Kobayashi; N. Takagi; K. Takagi
        IET COMPUTERS AND DIGITAL TECHNIQUES, 2012年05月, 査読有り
      • A C-Testable Multiple-Block Carry Select Adder
        Nobutaka Kito; Shinichi Fujii; Naofumi Takagi
        IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 2012年04月, 査読有り
      • A VLSI Architecture with Multiple Fast Store-Based Block Parallel Processing for Output Probability and Likelihood Score Computations in HMM-Based Isolated Word Recognition
        Kazuhiro Nakamura; Ryo Shimazaki; Masatoshi Yamamoto; Kazuyoshi Takagi; Naofumi Takagi
        IEICE TRANSACTIONS ON ELECTRONICS, 2012年04月, 査読有り
      • Timing-Aware Description Methods and Gate-Level Simulation for Single Flux Quantum Circuits
        Nobutaka Kito; Kazuyoshi Takagi; Naofumi Takagi
        Proceedings - 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2012), 2012年03月, 査読有り
      • Backward Multiple Time-Frame Expansion for Accelerating Sequential SAT
        Kousuke Torii; Kazuhiro Nakamura; Kazuyoshi Takagi; Naofumi Takagi
        Proceedings - 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2012), 2012年03月, 査読有り
      • Experimental Demonstration of an Operand Routing Network Prototype Employing Clock Control and Data Synchronization Scheme
        Irina Kataeva; Hiroyuki Akaike; Akira Fujimaki; Nobuyuki Yoshikawa; Naofumi Takagi
        SUPERCONDUCTIVITY CENTENNIAL CONFERENCE 2011, 2012年, 査読有り
      • Design of SFQ Circuits Using Clockless Logic Gates
        T. Kawaguchi; K. Takagi; N. Takagi
        4th Superconducting SFQ VLSI Workshop (SSV 2011), 2011年11月
      • Timing-Aware Description Methods and Gate-Level Simulation of SFQ Logic Circuits
        N. Kito; K. Takagi; N. Takagi
        4th Superconducting SFQ VLSI Workshop (SSV 2011), 2011年11月
      • Design Algorithms for Superconducting SFQ Logic Circuits
        K. Takagi; N. Takagi
        4th Superconducting SFQ VLSI Workshop (SSV 2011), 2011年11月
      • Design and Implementation of Component Circuits of an SFQ Half-Precision Floating-Point Adder Using 10-kA/cm(2) Nb Process
        Toshiki Kainuma; Yasuhiro Shimamura; Fumishige Miyaoka; Yuki Yamanashi; Nobuyuki Yoshikawa; Akira Fujimaki; Kazuyoshi Takagi; Naofumi Takagi; Shuichi Nagasawa
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2011年06月, 査読有り
      • Clock Line Considerations for an SFQ Large Scale Reconfigurable Data Paths Processor
        Irina Kataeva; Hiroyuki Akaike; Akira Fujimaki; Nobuyuki Yoshikawa; Shuichi Nagasawa; Naofumi Takagi
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2011年06月, 査読有り
      • 100-GHz Single-Flux-Quantum Bit-Serial Adder Based on 10-kA/cm(2) Niobium Process
        Masamitsu Tanaka; Hiroyuki Akaike; Akira Fujimaki; Yuki Yamanashi; Nobuyuki Yoshikawa; Shuichi Nagasawa; Kazuyoshi Takagi; Naofumi Takagi
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2011年06月, 査読有り
      • Layout-Driven Skewed Clock Tree Synthesis for Superconducting SFQ Circuits
        Kazuyoshi Takagi; Yuki Ito; Shota Takeshima; Masamitsu Tanaka; Naofumi Takagi
        IEICE TRANSACTIONS ON ELECTRONICS, 2011年03月, 査読有り
      • Partial product generation utilizing the sum of operands for reduced area parallel multipliers
        Hirotaka Kawashima; Naofumi Takagi
        IPSJ Transactions on System LSI Design Methodology, 2011年, 査読有り
      • Partial Product Generation Utilizing the Sum of Operands for Reduced Area Parallel Multipliers
        Kawashima Hirotaka; Takagi Naofumi
        Information and Media Technologies, 2011年
      • A C-Testable 4-2 Adder Tree for an Easily Testable High-Speed Multiplier
        Nobutaka Kito; Kensuke Hanai; Naofumi Takagi
        IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 2010年10月, 査読有り
      • A High-Speed VLSI Architecture of Output Probability and Likelihood Score Computations for HMM-based Recognition Systems
        Ryo Shimazaki; Kazuhiro Nakamura; Masatoshi Yamamoto; Kazuyoshi Takagi; Naofumi Takagi
        Proceedings - 16th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2010), 2010年10月, 査読有り
      • A Verification Method of Pipeline Processing Behavior of Superconducting Single-Flux-Quantum Pulse Logic Circuits
        Kazuyoshi Takagi; Motoki Sato; Masamitsu Tanaka; Naofumi Takagi
        Proceedings - 16th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2010), 2010年10月, 査読有り
      • 100 GHz Demonstrations Based on the Single-Flux-Quantum Cell Library for the 10 kA/cm(2) Nb Multi-Layer Process
        Yuki Yamanashi; Toshiki Kainuma; Nobuyuki Yoshikawa; Irina Kataeva; Hiroyuki Akaike; Akira Fujimaki; Masamitsu Tanaka; Naofumi Takagi; Shuichi Nagasawa; Mutsuo Hidaka
        IEICE TRANSACTIONS ON ELECTRONICS, 2010年04月, 査読有り
      • Automated Passive-Transmission-Line Routing Tool for Single-Flux-Quantum Circuits Based on A* Algorithm
        Masamitsu Tanaka; Koji Obata; Yuki Ito; Shota Takeshima; Motoki Sato; Kazuyoshi Takagi; Naofumi Takagi; Hiroyuki Akaike; Akira Fujimaki
        IEICE TRANSACTIONS ON ELECTRONICS, 2010年04月, 査読有り
      • Comparisons of Synchronous-Clocking SFQ Adders
        Naofumi Takagi; Masamitsu Tanaka
        IEICE TRANSACTIONS ON ELECTRONICS, 2010年04月, 査読有り
      • A VLSI Architecture for Output Probability Computations of HMM-Based Recognition Systems with Store-Based Block Parallel Processing
        Kazuhiro Nakamura; Masatoshi Yamamoto; Kazuyoshi Takagi; Naofumi Takagi
        IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 2010年02月, 査読有り
      • A Verification Method for Pipeline Processing Behavior of Single-Flux-Quantum Circuits by Equivalence Checking of Timed Logic Formulae
        M. Sato; M. Tanaka; K. Takagi; N. Takagi
        3rd Superconducting SFQ VLSI Workshop (SSV 2010), 2010年01月
      • Minimization of SFQ Floating-Point Processing Units Using Variable-length Shift-registers
        M. Tanaka; K. Takagi; N. Takagi
        3rd Superconducting SFQ VLSI Workshop (SSV 2010), 2010年01月
      • Timing Optimization Methods for Superconducting SFQ Circuits
        K. Takagi; S. Takeshima; M. Sato; M. Tanaka; N. Takagi
        3rd Superconducting SFQ VLSI Workshop (SSV 2010), 2010年01月
      • High-Speed Floating-Point Processors based on Single-Flux-Quantum Circuit Technology
        N. Yoshikawa; T. Kainuma; H. Park; Y. Yamanashi; A. Fujimaki; N. Takagi; K. Takagi
        Asian Conference of Applied Superconductivity and Cryogenics (ACASC 2009), 2009年12月07日, 査読有り, 招待有り
      • Component Design and Test of 50-GHz Half-Precision Floating-Point Adders and Multipliers
        N. Yoshikawa; T. Kainuma; H. Park; Y. Yamanashi; A. Fujimaki; N. Takagi; K. Takagi
        EUROFLUX 2009 International Conference, 2009年09月22日, 査読有り, 招待有り
      • Recent Developments in Floating-Point Processors using Single-Flux-Quantum Circuits
        N. Yoshikawa; H. Park; H. Hara; Y. Yamanashi; A. Fujimaki; K. Takagi; N. Takagi; M. Hidaka
        9th European Conference on Applied Superconductivity (EUCAS 2009), 2009年09月15日, 査読有り, 招待有り
      • Fast Hardware Algorithm for Division in GF(2(m)) Based on the Extended Euclid's Algorithm With Parallelization of Modular Reductions
        Katsuki Kobayashi; Naofumi Takagi
        IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, 2009年08月, 査読有り
      • New Nb multi-layer fabrication process for large-scale SFQ circuits
        S. Nagasawa; T. Satoh; K. Hinode; Y. Kitagawa; M. Hidaka; H. Akaike; A. Fujimaki; K. Takagi; N. Takagi; N. Yoshikawa
        PHYSICA C-SUPERCONDUCTIVITY AND ITS APPLICATIONS, 2009年08月, 査読有り
      • Design of single flux quantum cells for a 10-Nb-layer process
        H. Akaike; M. Tanaka; K. Takagi; I. Kataeva; R. Kasagi; A. Fujimaki; K. Takagi; M. Igarashi; H. Park; Y. Yamanashi; N. Yoshikawa; K. Fujiwara; S. Nagasawa; M. Hidaka; N. Takagi
        PHYSICA C-SUPERCONDUCTIVITY AND ITS APPLICATIONS, 2009年08月, 査読有り
      • けた上げ保存加算器で構成された部分積加算部をもつ乗算器のテスト
        鬼頭信貴; 高木直史
        電子情報通信学会論文誌, 2009年07月, 査読有り
      • A Crossbar Switch for Routing of 2-bit Wide Data Streams
        I. Kataeva; H. Akaike; A. Fujimaki; N. Yoshikawa; N. Takagi
        Technical Program of Superconducting SFQ VLSI Workshop (SSV 2009), 2009年06月15日
      • High-Throughput Arithmetic Circuits based on Systolic Architecture for SFQ Reconfigurable Data-Path
        M. Tanaka; K. Takagi; N. Takagi; Y. Yamanashi; N. Yoshikawa
        Technical Program of Superconducting SFQ VLSI Workshop (SSV 2009), 2009年06月15日
      • Research on Effective Moat Configuration for Nb Multi-Layer Device Structure
        Kan Fujiwara; Shuichi Nagasawa; Yoshihito Hashimoto; Mutsuo Hidaka; Nobuyuki Yoshikawa; Masamitsu Tanaka; Hiroyuki Akaike; Akira Fujimaki; Kazuyoshi Takagi; Naofumi Takagi
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2009年06月, 査読有り
      • Planarization Process for Fabricating Multi-Layer Nb Integrated Circuits Incorporating Top Active Layer
        Tetsuro Satoh; Kenji Hinode; Shuichi Nagasawa; Yoshihiro Kitagawa; Mutsuo Hidaka; Nobuyuki Yoshikawa; Hiroyuki Akaike; Akira Fujimaki; Kazuyoshi Takagi; Naofumi Takagi
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2009年06月, 査読有り
      • A High-Throughput Single-Flux Quantum Floating-Point Serial Divider Using the Signed-Digit Representation
        Masamitsu Tanaka; Koji Obata; Kazuyoshi Takagi; Naofumi Takagi; Akira Fujimaki; Nobuyuki Yoshikawa
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2009年06月, 査読有り
      • Design and Implementation and On-Chip High-Speed Test of SFQ Half-Precision Floating-Point Adders
        Heejoung Park; Yuki Yamanashi; Kazuhiro Taketomi; Nobuyuki Yoshikawa; Masamitsu Tanaka; Koji Obata; Yuki Ito; Akira Fujimaki; Naofumi Takagi; Kazuyoshi Takagi; Shuichi Nagasawa
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2009年06月, 査読有り
      • Design, Implementation and On-Chip High-Speed Test of SFQ Half-Precision Floating-Point Multiplier
        Hiroshi Hara; Koji Obata; Heejoung Park; Yuki Yamanashi; Kazuhiro Taketomi; Nobuyuki Yoshikawa; Masamitsu Tanaka; Akira Fujimaki; N. Takagi; Kazuyoshi Takagi; S. Nagasawa
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2009年06月, 査読有り
      • An Operand Routing Network for an SFQ Reconfigurable Data-Paths Processor
        Irina Kataeva; Hiroyuki Akaike; Akira Fujimaki; Nobuyuki Yoshikawa; Naofumi Takagi; Koji Inoue; Hiroaki Honda; Kazuaki Murakami
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2009年06月, 査読有り
      • Hardware Algorithms for SFQ Arithmetic Circuits
        TAKAGI Naofumi; TANAKA Masamitsu; TAKAGI Kazuyoshi
        12th International Superconductive Electronics Conference (ISEC 2009), 2009年06月, 査読有り, 招待有り
      • Demonstration of 2x3 Reconfigurable-Data-Path Processors with 14000 Josephson Junctions
        FUJIMAKI Akira; KASAGI Ryo; TAKAGI Katsumi; KATAEVA Irina; AKAIKE Hiroyuki; TANAKA Masamitsu; TAKAGI Naofumi; YOSHIKAWA Nobuyuki; MURAKAMI Kazuaki
        12th International Superconductive Electronics Conference (ISEC 2009), 2009年06月, 査読有り
      • Enhanced Flexibility of an Operand Routing Network for an SFQ-RDP Processor
        KATAEVA Irina; AKAIKE Hiroyuki; FUJIMAKI Akira; Yoshikawa Nobuyuki; TAKAGI Naofumi; MURAKAMI Kazuaki
        12th International Superconductive Electronics Conference (ISEC 2009), 2009年06月, 査読有り
      • Singl-Flux Quantum Cells and Circuits Based on a Nb Multi-Layer Process
        AKAIKE Hiroyuki; TANAKA Masamitsu; TAKAGI Katsumi; KATAEVA Irina; KASAGI Ryo; Itoh M; FUJIMAKI Akira; IGARASHI M; PARK H; YAMANASHI Yuki; YOSHIKAWA Nobuyuki; NAGASAWA Shuichi; HIDAKA Mutsuo; TAKAGI Kazuyoshi; TAKAGI Naofumi
        12th International Superconductive Electronics Conference (ISEC 2009), 2009年06月, 査読有り
      • Automated passive-transmission-line routing tool for single-flux-quantum circuits based on a* algorithm
        Masamitsu Tanaka; Koji Obata; Yuki Ito; Shota Takeshima; Motoki Sato; Kazuyoshi Takagi; Naofumi Takagi; Hiroyuki Akaike; Akira Fujimaki
        IEICE Transactions on Electronics, 2010年, 査読有り
      • Nb Multi-Layer Device Fabrication Technology
        NAGASAWA Shuichi; SATOH Tetsuro; HINODE Kenji; KITAGAWA Yoshihiro; HIDAKA Mutsuo; AKAIKE Hiroyuki; FUJIMAKI Akira; TAKAGI Kazuyoshi; TAKAGI Naofumi; YOSHIKAWA Nobuyuki
        12th International Superconductive Electronics Conference (ISEC 2009), 2009年06月, 査読有り
      • Design and High-Speed Test of Component Circuits of an SFQ Half-Precision Floating-Point Adder Using 10 kA/cm2 Nb Process
        KAINUMA Toshiki; PARK Heejoung; TAKETOMI Kazuhiro; HARA Hiroshi; YAMANASHI Yuki; YOSHIKAWA Nobuyuki; TANAKA Masamitsu; ITO Yuki; FUJIMAKI Akira; TAKAGI Naofumi; TAKAGI Kazuyoshi; NAGASAWA Shuichi
        12th International Superconductive Electronics Conference (ISEC 2009), 2009年06月, 査読有り
      • Small Area Multipliers Utilizing the Sum of Operands
        KAWASHIMA Hirotaka; TAKAGI Naofumi
        Proceedings - 15th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2009), 2009年03月, 査読有り
      • Fast Division Circuit in GF(2m) Based on the Extended Euclid's Algorithm with Parallelization of Modular Reductions
        KOBAYASHI Katsuki; TAKAGI Naofumi
        Proceedings - 15th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2009), 2009年03月, 査読有り
      • A Clock Scheduling Algorithm for High-Throughput RSFQ Digital Circuits
        Koji Obata; Kazuyoshi Takagi; Naofumi Takagi
        IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, 2008年12月, 査読有り
      • A Combined Circuit for Multiplication and Inversion in GF(2(m))
        Katsuki Kobayashi; Naofumi Takagi
        IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, 2008年11月, 査読有り
      • 複合算術演算の減算シフト型ハードウェアアルゴリズムの設計支援
        熊澤文雄; 高木直史
        電子情報通信学会論文誌, 2008年11月, 査読有り
      • SFQ cell design for A Nb-10-layer process
        H. Akaike; M. Tanaka; K. Takagi; I. Kataeva; R. Kasagi; A. Fujimaki; K. Takagi; M.Igarashi; H. Park; Y. Yamanashi; N. Yoshikawa; K. Fujiwara; S. Nagasawa; M. Hidaka; N. Takagi
        Abstracts on 21th International Symposium on Superconductivity (ISS2008), 2008年10月, 査読有り
      • An operand routing network for an SFQ-RDP processor: new design and experimental results
        I. Kataeva; H. Akaike; A. Fujimaki; N. Yoshikawa; N. Takagi; K. Murakami
        Abstracts on 21th International Symposium on Superconductivity (ISS2008), 2008年10月, 査読有り
      • 種々の部分積加算構造をもつテスト容易な乗算器の設計
        鬼頭信貴; 高木直史
        電子情報通信学会論文誌, 2008年10月, 査読有り
      • Novel serial-parallel converter using SFQ logic circuits
        H. Park; Y. Yamanashi; K. Taketomi; N. Yoshikawa; A. Fujimaki; N. Takagi
        PHYSICA C-SUPERCONDUCTIVITY AND ITS APPLICATIONS, 2008年09月, 査読有り
      • Demonstration of an SFQ-Based Accelerator Prototype for a High-Performance Computer
        A. Fujimaki; S. Iwasaki; K. Takagi; R. Kasagi; I. Kataeva; H. Akaike; M. Tanaka; N. Takagi; N. Yoshikawa; K. Murakami
        2008 Applied Superconductivity Conference (ASC 2008), 2008年08月, 査読有り
      • Karatsubaアルゴリズムに基づく小面積乗算器
        川島裕崇; 柴岡雅之; 高木直史; 高木一義
        電子情報通信学会論文誌, 2008年07月, 査読有り
      • Proposal of a desk-side supercomputer with reconfigurable data-paths using rapid single-flux-quantum circuits
        Naofumi Takagi; Kazuaki Murakami; Akira Fujimaki; Nobuyuki Yoshikawa; Koji Inoue; Hiroaki Honda
        IEICE TRANSACTIONS ON ELECTRONICS, 2008年03月, 査読有り, 招待有り
      • New Nb multi-layer Fabrication Process for Superconducting SFQ VLSI Circuits
        S. Nagasawa; T. Satoh; K. Hinode; Y. Kitagawa; M. Hidaka; H. Akaike; A. Fujimaki; K. Takagi; N. Takagi; N. Yoshikawa
        Superconducting SFQ VLSI Workshop 2008, 2008年03月
      • Demonstration of the key components of an SFQ Reconfigurable Data-Paths Processor: an Operand Routing Network and a 2×2 RDP prototype
        I. Kataeva; S. Iwasaki; H. Akaike; A. Fujimaki; N. Yoshikawa; N. Takagi; K. Murakami
        Superconducting SFQ VLSI Workshop 2008, 2008年03月
      • CORE1: Review and Recent Developments in Bit-serial SFQ Microprocessors
        M. Tanaka; K. Obata; Y. Yamanashi; H. Park; S. Iwasaki; K. Taketomi; K. Takagi; K. Takagi; N. Takagi; A. Fujimaki; N. Yoshikawa
        Superconducting SFQ VLSI Workshop 2008, 2008年03月
      • Design and Implementation of the SFQ Floating Point Units
        H. Park; Y. Yamanashi; H. Hara; K. Taketomi; N. Yoshikawa; M. Tanaka; K. Obata; Y. Itou; A. Fujimaki; N. Takagi; K. Takagi
        Superconducting SFQ VLSI Workshop 2008, 2008年03月
      • Design and Implementation of the SFQ Half-Precision Floating Point Adder
        H. Park; Y. Yamanashi; H. Hara; K. Taketomi; N. Yoshikawa; M. Tanaka; K. Obata; Y. Itou; A. Fujimaki; N. Takagi; K. Takagi
        Superconducting SFQ VLSI Workshop 2008, 2008年03月
      • Bipartite modular multiplication method
        Marcelo E. Kaihara; Naofumi Takagi
        IEEE TRANSACTIONS ON COMPUTERS, 2008年02月, 査読有り
      • Fast and memory efficient VLSI architecture for output probability computations of HMM-based recognition systems
        Kazuhiro Nakamura; Masatoshi Yamamoto; Kazuyoshi Takagi; Naofumi Takagi
        Proceedings - IEEE International Symposium on Circuits and Systems, 2008年, 査読有り
      • Fast and memory efficient VLSI architecture for output probability computations of HMM-based recognition systems
        Kazuhiro Nakamura; Masatoshi Yamamoto; Kazuyoshi Takagi; Naofumi Takagi
        PROCEEDINGS OF 2008 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-10, 2008年, 査読有り
      • Level-testability of multi-operand adders
        Nobutaka Kito; Naofumi Takagi
        PROCEEDINGS OF THE 17TH ASIAN TEST SYMPOSIUM, 2008年, 査読有り
      • A method of sequential circuit synthesis using one-hot encoding for single-flux-quantum digital circuits
        Koji Obata; Kazuyoshi Takagi; Naofumi Takagi
        IEICE TRANSACTIONS ON ELECTRONICS, 2007年12月, 査読有り
      • Design of a reconfigurable data-path prototype in the single-flux-quantum circuit
        S. Iwasaki; M. Tanaka; Y. Yamanashi; H. Park; H. Akaike; A. Fujimaki; N. Yoshikawa; N. Takagi; K. Murakami; H. Honda; K. Inoue
        SUPERCONDUCTOR SCIENCE & TECHNOLOGY, 2007年11月, 査読有り
      • Multufunctional Buffers Using SFQ Logic Circuits
        H. Park; Y. Yamanashi; K. Taketomi; N. Yoshikawa; K. Fujiwara; N. Takagi
        Abstracts on 20th International Symposium on Superconductivity (ISS2007), 2007年11月, 査読有り
      • Design and Implementation of Single-Flux-Quantum Floating-Point Adders
        Y. Yamanashi; H. Park; K. Taketomi; N. Yoshikawa; A. Fujimaki; N. Takagi
        Extended Abstract of 11th International Superconductivity Conference,Washington DC, 2007年06月, 査読有り
      • Fast Bit-Serial Multipliers Using RSFQ Logic Circuits
        H. Park; Y. Yamanashi; K. Taketomi; N. Yoshikawa; A. Fujimaki; N. Takagi
        Extended Abstract of 11th International Superconductivity Conference, Washington DC, 2007年06月, 査読有り
      • Logic synthesis method for dual-rail RSFQ digital circuits using root-shared binary decision diagrams
        Koji Obata; Kazuyoshi Takagi; Naofumi Takagi
        IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, 2007年01月, 査読有り
      • An algorithm for inversion in GF (2(m)) - Suitable for implementation using a polynomial multiply instruction on GF(2)
        Katsuki Kobayashi; Naofumi Takagi; Kazuyoshi Takagi
        18TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, PROCEEDINGS, 2007年, 査読有り
      • A hardware algorithm for integer division using the SD2 representation
        Naofumi Takagi; Shunsuke Kadowaki; Kazuyoshi Takagi
        IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, 2006年10月, 査読有り
      • Single-flux-quantum integer multiplier with systolic array structure
        K. Obata; M. Tanaka; Y. Tashiro; Y. Kamiya; N. Irie; K. Takagi; N. Takagi; A. Fujimaki; N. Yoshikawa; H. Terai; S. Yorozu
        PHYSICA C-SUPERCONDUCTIVITY AND ITS APPLICATIONS, 2006年10月, 査読有り
      • Development of High-speed Single-flux-quantum Microprocessors
        A. Fujimaki; M. Tanaka; N. Irie; S. Iwasaki; T. Yamada; N. Takagi; H. Park; Y. Yamanashi; N. Yoshikawa; H. Terai; S. Yorozu; Y. Takai
        on 19th International Symposium on Superconductivity (ISS2006), 2006年10月, 査読有り
      • Hardware algorithm for computing reciprocal of Euclidean norm of a 3-D vector
        Fumio Kumazawa; Naofumi Takagi
        IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, 2006年06月, 査読有り
      • New countermeasures against power analysis attacks for Koblitz curve cryptosystems
        Yong-hee Jang; Naofumi Takagi; Kazuyoshi Takagi; Yong-jin Kwon
        2006 INTERNATIONAL CONFERENCE ON COMPUTATIONAL INTELLIGENCE AND SECURITY, PTS 1 AND 2, PROCEEDINGS, 2006年, 査読有り
      • A VLSI algorithm for integer square-rooting
        Naofumi Takagi; Kazuyoshi Takagi
        2006 INTERNATIONAL SYMPOSIUM ON INTELLIGENT SIGNAL PROCESSING AND COMMUNICATIONS, VOLS 1 AND 2, 2006年, 査読有り
      • A hardware algorithm for modular multiplication/division based on the extended Euclidean algorithm
        ME Kaihara; N Takagi
        IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, 2005年12月, 査読有り
      • Advanced design approaches for SFQ logic circuits based on the binary decision diagram
        T Nishigai; M Ito; N Yoshikawa; K Obata; K Takagai; N Takagi; A Fujimaki; H Terai; S Yorozu
        IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, 2005年06月, 査読有り
      • 2x2-Join を用いた二線式RSFQ論理回路設計手法
        小畑幸嗣; 高木一義; 高木直史
        電子情報通信学会論文誌, 2005年03月, 査読有り
      • A hardware algorithm for modular multiplication/division
        ME Kaihara; N Takagi
        IEEE TRANSACTIONS ON COMPUTERS, 2005年01月, 査読有り
      • A hardware algorithm for integer division
        N Takagi; S Kadowaki; K Takagi
        17th IEEE Symposium on Computer Arithmetic, Proceedings, 2005年, 査読有り
      • Bipartite modular multiplication
        ME Kaihara; N Takagi
        CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS - CHES 2005, PROCEEDINGS, 2005年, 査読有り
      • A Memory Efficient Scalable VLSI Architecture for Output Probability Computations of HMM-Based Recognition Systems
        NAKAMURA Kazuhiro; SAWADA Yuki; TAKAGI Kazuyoshi; TAKAGI Naofumi
        Proceedings - 2004 International SoC Design Conference, 2004年10月, 査読有り
      • Systematic IEEE rounding method for high-speed floating-point multipliers
        NT Quach; N TAKAGI; MJ Flynn
        IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 2004年05月, 査読有り
      • 浮動小数点ユークリッドノルム計算回路
        熊澤文雄; 高木直史; 武内大輔; 高木一義
        電子情報通信学会論文誌, 2003年04月, 査読有り
      • A VLSI algorithm for modular multiplication/division
        ME Kaihara; N Takagi
        16TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, PROCEEDINGS, 2003年, 査読有り
      • Digit-recurrence algorithm for computing reciprocal square-root
        N Takagi; D Matsuoka; K Takagi
        IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, 2003年01月, 査読有り
      • A VLSI algorithm for division in GF(2(m)) based on extended binary GCD algorithm
        Y Watanabe; N Takagi; K Takagi
        IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, 2002年05月, 査読有り
      • A real-time lipreading LSI for word recognition
        K Nakamura; N Murakami; K Takagi; N Takagi
        2002 IEEE ASIA-PACIFIC CONFERENCE ON ASIC PROCEEDINGS, 2002年, 査読有り
      • A fast algorithm for multiplicative inversion in GF(2(m)) using normal basis
        N Takagi; J Yoshiki; K Takagi
        IEEE TRANSACTIONS ON COMPUTERS, 2001年05月, 査読有り
      • A digit-recurrence algorithm for cube rooting
        N Takagi
        IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, 2001年05月, 査読有り
      • A hardware algorithm for computing reciprocal square root
        N Takagi
        ARITH-15 2001: 15TH SYMPOSIUM ON COMPUTER ARITHMETIC, PROCEEDINGS, 2001年, 査読有り
      • A fast addition algorithm for elliptic curve arithmetic in GF(2(n)) using projective coordinates
        A Higuchi; N Takagi
        INFORMATION PROCESSING LETTERS, 2000年12月, 査読有り
      • A VLSI algorithm for computing the Euclidean norm of a 3D vector
        N Takagi; S Kuwahara
        IEEE TRANSACTIONS ON COMPUTERS, 2000年10月, 査読有り
      • Minimum cut linear arrangement of p-q dags for VLSI layout of adder trees
        K Takagi; N Takagi
        IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, 1999年05月, 査読有り
      • A high-speed reduced-size adder under left-to-right input arrival
        N Takagi; T Horiyama
        IEEE TRANSACTIONS ON COMPUTERS, 1999年01月, 査読有り
      • Digit-recurrence algorithm for computing Euclidean norm of a 3-D vector
        N Takagi; S Kuwahara
        14TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, PROCEEDINGS, 1999年, 査読有り
      • Powering by a table look-up and a multiplication with operand modification
        N Takagi
        IEEE TRANSACTIONS ON COMPUTERS, 1998年11月, 査読有り
      • A VLSI algorithm for modular division based on the binary GCD algorithm
        N Takagi
        IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, 1998年05月, 査読有り
      • O(n)-depth modular exponentiation circuit algorithm
        T Hamano; N Takagi; S Yajima; FP Preparata
        IEEE TRANSACTIONS ON COMPUTERS, 1997年06月, 査読有り
      • Efficient initial approximation for multiplicative division and square root by a multiplication with operand modification
        M Ito; N Takagi; S Yajima
        IEEE TRANSACTIONS ON COMPUTERS, 1997年04月, 査読有り
      • Generating a power of an operand by a table look-up and a multiplication
        N Takagi
        13TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, PROCEEDINGS, 1997年, 査読有り
      • Square rooting by iterative multiply-additions
        Masayuki Ito; Naofumi Takagi; Shuzo Yajima
        Information Processing Letters, 1996年12月09日, 査読有り
      • A hardware algorithm for modular division based on the extended euclidean algorithm
        N Takagi
        IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 1996年11月, 査読有り
      • A MULTIPLE-PRECISION MODULAR MULTIPLICATION ALGORITHM WITH TRIANGLE ADDITIONS
        N TAKAGI
        IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 1995年10月, 査読有り
      • Function evaluation by table look-up and addition
        H HASSLER; N TAKAGI
        PROCEEDINGS OF THE 12TH SYMPOSIUM ON COMPUTER ARITHMETIC, 1995年, 査読有り
      • O(n)-depth circuit algorithm for modular exponentiation
        T HAMANO; N TAKAGI; S YAJIMA; FP PREPARATA
        PROCEEDINGS OF THE 12TH SYMPOSIUM ON COMPUTER ARITHMETIC, 1995年, 査読有り
      • Efficient initial approximation and fast converging methods for division and square root
        M ITO; N TAKAGI; S YAJIMA
        PROCEEDINGS OF THE 12TH SYMPOSIUM ON COMPUTER ARITHMETIC, 1995年, 査読有り
      • A MODULAR INVERSION HARDWARE ALGORITHM WITH A REDUNDANT BINARY REPRESENTATION
        N TAKAGI
        IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, 1993年08月, 査読有り
      • A MODULAR MULTIPLICATION ALGORITHM WITH TRIANGLE ADDITIONS
        N TAKAGI
        11TH SYMPOSIUM ON COMPUTER ARITHMETIC : PROCEEDINGS, 1993年, 査読有り
      • A RADIX-4 MODULAR MULTIPLICATION HARDWARE ALGORITHM FOR MODULAR EXPONENTIATION
        N TAKAGI
        IEEE TRANSACTIONS ON COMPUTERS, 1992年08月, 査読有り
      • MODULAR MULTIPLICATION HARDWARE ALGORITHMS WITH A REDUNDANT REPRESENTATION AND THEIR APPLICATION TO RSA CRYPTOSYSTEM
        N TAKAGI; S YAJIMA
        IEEE TRANSACTIONS ON COMPUTERS, 1992年07月, 査読有り
      • 連想メモリによるメモリ型並列計算モデルの計算能力
        武永康彦; 高木直史; 矢島脩三
        情報処理学会論文誌, 1992年04月, 査読有り
      • REDUNDANT CORDIC METHODS WITH A CONSTANT SCALE FACTOR FOR SINE AND COSINE COMPUTATION
        N TAKAGI; T ASADA; S YAJIMA
        IEEE TRANSACTIONS ON COMPUTERS, 1991年09月, 査読有り
      • Log‐depth circuits for elementary functions using residue number system
        Yasuo Okabe; Naofumi Takagi; Shuzo Yajima
        Electronics and Communications in Japan (Part III: Fundamental Electronic Science), 1991年, 査読有り
      • An on‐line error‐detectable high‐speed array divider
        Naofumi Takagi; Shuzo Yajima
        Systems and Computers in Japan, 1991年, 査読有り
      • A RADIX-4 MODULAR MULTIPLICATION HARDWARE ALGORITHM EFFICIENT FOR ITERATIVE MODULAR MULTIPLICATIONS
        N TAKAGI
        10TH IEEE SYMPOSIUM ON COMPUTER ARITHMETIC, 1991年, 査読有り
      • ARITHMETIC UNIT BASED ON A HIGH-SPEED MULTIPLIER WITH A REDUNDANT BINARY ADDITION TREE
        N TAKAGI
        ADVANCED SIGNAL PROCESSING ALGORITHMS, ARCHITECTURES, AND IMPLEMENTATIONS II, 1991年, 査読有り
      • メモリ型並列計算モデルとその計算能力 ― スーパコンピュータへの第3のアプローチ ―
        高木直史; 武永康彦; 矢島脩三
        情報処理学会論文誌, 1990年11月, 査読有り
      • 剰余数表示法を用いた初等関数計算の対数段回路アルゴリズム
        岡部寿男; 高木直史; 矢島脩三
        電子情報通信学会論文誌, 1990年09月, 査読有り
      • オンライン誤り検出可能な高速配列型除算器
        高木直史; 矢島脩三
        電子情報通信学会論文誌, 1990年02月, 査読有り
      • 共有展開に基づくベクトル計算機向き論理関数素項生成法
        越智裕之; 高木直史; 矢島脩三
        電子情報通信学会論文誌, 1989年09月, 査読有り
      • On-line error-detectable array divider with a redundant binary representation and a residue code.
        Naofumi Takagi; Shuzo Yajima
        Digest of Papers - FTCS (Fault-Tolerant Computing Symposium), 1988年10月, 査読有り
      • ベクトル計算機上でのソーティング
        石浦菜岐佐; 高木直史; 矢島脩三
        情報処理学会論文誌, 1988年04月, 査読有り
      • Vector Algorithms for Generating Prime Implicants of Logic Functions
        TAKAGI Naofumi; OCHI Hiroyuki; YAJIMA Shuzo
        Proceedings - Third International Conference on Supercomputing, 1988年, 査読有り
      • ONLINE ERROR-DETECTABLE HIGH-SPEED MULTIPLIER USING REDUNDANT BINARY REPRESENTATION AND 3-RAIL LOGIC
        N TAKAGI; S YAJIMA
        IEEE TRANSACTIONS ON COMPUTERS, 1987年11月, 査読有り
      • 連想メモリを利用したハードウェア向き単一化アルゴリズム
        大久保雅且; 安浦寛人; 高木直史; 矢島脩三
        情報処理学会論文誌, 1987年09月, 査読有り
      • DESIGN OF HIGH SPEED MOS MULTIPLIER AND DIVIDER USING REDUNDANT BINARY REPRESENTATION.
        Shigeo Kuninobu; Tamotsu Nishiyama; Hisakazu Edamatsu; Takashi Taniguchi; Naofumi Takagi
        Proceedings - Symposium on Computer Arithmetic, 1987年05月, 査読有り
      • 冗長符号化を利用した高速並列アルゴリズムについて
        安浦寛人; 高木直史; 矢島脩三
        電子情報通信学会論文誌, 1987年03月, 査読有り
      • A HIGH-SPEED MULTIPLIER USING A REDUNDANT BINARY ADDER TREE
        Y HARATA; Y NAKAMURA; H NAGASE; M TAKIGAWA; N TAKAGI
        IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1987年02月, 査読有り
      • On high‐speed parallel algorithms using redundant coding
        Hiroto Yasuura; Naofumi Takagi; Shuzo Yajima
        Systems and Computers in Japan, 1987年, 査読有り
      • 冗長2進表現を利用した正弦・余弦計算用ハードウェアアルゴリズム
        高木直史; 浅田徹; 矢島脩三
        電子通信学会論文誌, 1986年06月, 査読有り
      • A square root hardware algorithm using redundant binary representation
        Naofumi Takagi; Shuzo Yajima
        Systems and Computers in Japan, 1986年, 査読有り
      • 冗長2進表現を利用した指数・対数関数計算用ハードウェアアルゴリズム
        高木直史; 矢島脩三
        電子通信学会論文誌, 1986年, 査読有り
      • 冗長2進表現を利用した開平用ハードウェアアルゴリズム
        高木直史; 矢島脩三
        電子通信学会論文誌, 1986年01月, 査読有り
      • ON-LINE ERROR-DETECTABLE HIGH-SPEED MULTIPLIER WITH A REDUNDANT BINARY ADDER TREE.
        Naofumi Takagi; Shuzo Yajima
        Proceedings - IEEE International Symposium on Circuits and Systems, 1985年, 査読有り
      • HIGH-SPEED VLSI MULTIPLICATION ALGORITHM WITH A REDUNDANT BINARY ADDITION TREE
        N TAKAGI; H YASUURA; S YAJIMA
        IEEE TRANSACTIONS ON COMPUTERS, 1985年, 査読有り
      • A HARDWARE SORT-MERGE SYSTEM
        N TAKAGI; CK WONG
        IBM JOURNAL OF RESEARCH AND DEVELOPMENT, 1985年, 査読有り
      • High Speed Multiplier Using Redundant Binary Adder Tree
        HARATA Yoshihisa; NAKAMURA Yoshio; NAGASE Hiroshi; TAKIGAWA Mitsuharu; TAKAGI Naofumi
        Proceedings - IEEE International Conference on Computer Design 1984 (ICCD'84), 1984年10月, 査読有り
      • 並列計数ソ―ティング回路の試作と評価
        高木直史; 安浦寛人; 泰間健司; 早田宏; 矢島脩三
        電子通信学会論文誌, 1984年05月, 査読有り
      • 冗長2進表現を利用したVLSI向き高速除算器
        高木直史; 安浦寛人; 矢島脩三
        電子通信学会論文誌, 1984年04月, 査読有り
      • 冗長2進加算木を用いたVLSI向き高速乗算器
        高木直史; 安浦寛人; 矢島脩三
        電子通信学会論文誌, 1983年06月, 査読有り
      • VLSI-ORIENTED HIGH-SPEED MULTIPLIER USING A REDUNDANT BINARY ADDITION TREE.
        Naofumi Takagi; Hiroto Yasuura; Shuzo Yajima
        Systems, computers, controls, 1983年, 査読有り
      • 並列計数法による高速ソーティング回路
        安浦寛人; 高木直史
        電子通信学会論文誌, 1982年02月, 査読有り
      • THE PARALLEL ENUMERATION SORTING SCHEME FOR VLSI
        H YASUURA; N TAKAGI; S YAJIMA
        IEEE TRANSACTIONS ON COMPUTERS, 1982年, 査読有り

      MISC

      • 10 kA/cm^2 Nbプロセスを用いたSFQ-RDPの45GHz動作
        岡田 将和; カタエバ イリナ; 伊藤 将人; 田中 雅光; 赤池 宏之; 藤巻 朗; 吉川 信行; 高木 直史
        電子情報通信学会総合大会講演論文集, 2011年02月28日
      • アドバンストプロセスを用いたSFQ-RDP用コンポーネント回路の動作評価
        岡田 将和; カタエバ イリナ; 伊藤 将人; 田中 雅光; 赤池 宏之; 藤巻 朗; 吉川 信行; 永沢 秀一; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2010年08月31日
      • テスト容易な並列プレフィックス加算器の設計手法
        鈴木 秀俊; 高木 直史
        電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング : IEICE technical report, 2009年06月12日
      • Fast addition for elliptic curve arithmetic in GF(2^n) using projective coordinates
        樋口 明; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2000年09月07日
      • 減算シフト型立方根計算回路
        高木 直史; 南 利明
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2000年01月11日
      • On a fast algorithm for multiplicative inversion in GF (2^m) using normal basis
        吉識 順一; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 1999年08月16日
      • 上位からの時差入力下での最適並列加算器
        高木 直史; 堀山 貴史
        電子情報通信学会技術研究報告. COMP, コンピュテーション, 1997年05月30日
      • 算術演算回路のアルゴリズム:5. 剰余表現と初等関数計算の対数段回路アルゴリズム:術演算はどこまで高速に行えるか
        高木 直史
        情報処理, 1996年05月15日
      • 算術演算回路のアルゴリズム:4. 初等関数計算回路のアルゴリズム:専用回路の実現に向けて
        高木 直史
        情報処理, 1996年04月15日
      • 算術演算回路のアルゴリズム:3. 除算回路のアルゴリズム : 減算シフト型か乗算型か
        高木 直史
        情報処理, 1996年03月15日
      • 算術演算回路のアルゴリズム:2. 乗算回路のアルゴリズム : 高速計算と回路の規則性の両立
        高木 直史
        情報処理, 1996年02月15日
      • 算術演算回路のアルゴリズム:1. 加算回路のアルゴリズム -桁上げ伝搬との戦い-
        高木 直史
        情報処理, 1996年01月15日
      • 連分数展開を用いた高速開平アルゴリズム
        伊藤 雅之; 高木 直史; 矢島 修三
        電子情報通信学会秋季大会講演論文集, 1994年09月26日
      • 連分数展開に基づく高速開平アルゴリズム
        伊藤 雅之; 高木 直史; 矢島 脩三
        電子情報通信学会技術研究報告. COMP, コンピュテーション, 1994年07月25日
      • 配線遅延を考慮したハードウェアアルゴリズムの評価
        長瀬 哲也; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. COMP, コンピュテーション, 2007年12月07日
      • 部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計
        川島 裕崇; 中村 一博; 高木 直史; 高木 一義
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2007), 2007年11月14日
      • 種々の部分積加算構造に対応したテスト容易な乗算器の設計手法
        鬼頭 信貴; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2007), 2007年11月14日
      • 順序回路の形式的検証のための1-hotカウンタ検出手法
        中村 一博; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2007年08月29日
      • パイプライン導入による単一磁束量子浮動小数点加算器の性能向上
        山梨 裕希; 朴 煕中; 武富 一博; 吉川 信行; 岩崎 真悟; 藤巻 朗; 田中 雅光; 小畑 幸嗣; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2007年08月29日
      • シストリックアーキテクチャに基づく高スループットSFQビットシリアル浮動小数点乗算器
        小畑 幸嗣; 古田 卓也; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2007年08月29日
      • 単一磁束量子回路による冗長2進表現を用いたシストリック開平器の設計
        田中雅光; 小畑 幸嗣; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会, 鳥取大学, Sep. 2007, 2007年
      • SFQ半精度浮動小数点乗算器の設計と試作
        原 浩史; 小畑 幸嗣; 朴 熙中; 山梨 裕希; 武富 一博; 吉川 信行; 田中 雅光; 伊藤 祐喜; 藤巻 朗; 高木 直史; 高木 一義
        電子情報通信学会総合大会講演論文集, 2008年03月05日
      • 超伝導SFQ回路のための新Nb多層プロセス
        永沢 秀一; 佐藤 哲朗; 日野出 憲治; 北川 佳廣; 日高 睦夫; 藤巻 朗; 赤池 宏之; 高木 一義; 高木 直史; 吉川 信行
        電子情報通信学会総合大会講演論文集, 2008年03月05日
      • 単一磁束量子回路のフロアプラン設計支援に向けた配線遅延時間の推定
        田中 雅光; 小畑 幸嗣; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2008年03月05日
      • 単一磁束量子回路における2並列2段の再構成可能なデータパスの動作実証
        岩崎 真悟; 笠木 諒; 田中 雅光; 高木 克巳; 赤池 宏之; 藤巻 朗; 高木 直史; 吉川 信行; 村上 和彰
        電子情報通信学会総合大会講演論文集, 2008年03月05日
      • 論理回路のSATベース形式的検証の高速化のためのBDDを用いたCNF式生成手法
        中村 一博; 成瀬 智啓; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2007), 2007年03月16日
      • 4-2加算木を用いたテスト容易な乗算器
        鬼頭 信貴; 花井 健輔; 高木 直史
        電子情報通信学会技術研究報告. ICD, 集積回路, 2007年03月02日
      • 拡張ユークリッド法に基づくGF(2^m)上の乗算・逆元計算のための複合回路
        小林 克希; 高木 直史
        電子情報通信学会技術研究報告. ICD, 集積回路, 2007年03月02日
      • 配線層数の乗算器の回路面積への影響について
        川島 裕崇; 高木 直史; 高木 一義
        電子情報通信学会技術研究報告. ICD, 集積回路, 2007年03月02日
      • 部分順序付き1回読み分岐プログラムのサイズの下界
        篠原 信仁; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. COMP, コンピュテーション, 2006年11月27日
      • 素数判定のための試行除算回路
        小林 謙太; 高木 直史; 高木 一義
        電子情報通信学会ソサイエティ大会講演論文集, 2006年09月07日
      • 単一磁束量子ディジタル回路のためのone-hot状態割り当てを用いた順序回路の構成法
        小畑 幸嗣; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2006年09月07日
      • 並列定数比較器を用いた非線形量子化処理の高速化
        早川 京助; 高木 直史; 高木 一義
        電子情報通信学会ソサイエティ大会講演論文集, 2006年09月07日
      • GF(2^m)上の乗除算器のためのハードウェアアルゴリズム
        小林 克希; 高木 直史; 高木 一義
        電子情報通信学会ソサイエティ大会講演論文集, 2006年09月07日
      • トルネードアーキテクチャに基づく単一磁束量子マイクロプロセッサのALUの改善
        田中 雅光; 入江 直樹; 小畑 幸嗣; 山梨 裕希; 朴 煕中; 藤巻 朗; 高木 一義; 高木 直史; 吉川 信行; 高井 昌彰
        電子情報通信学会ソサイエティ大会講演論文集, 2006年09月07日
      • 2の補数乗算器に対応した加算ネットワークの抽出手法
        木下 幸範; 中村 一博; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2006年03月08日
      • SFQ回路のための配線面積を考慮したセルベース自動配置配線手法
        鬼頭 信貴; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2006年03月08日
      • トルネードアーキテクチャにおけるSFQマイクロプロセッサのデータパスの動作実証
        神谷 義章; 田中 雅光; 入江 直樹; 藤巻 朗; 小畑 幸嗣; 高木 一義; 高木 直史; 山梨 裕希; 秋本 彩; 朴 熙中; 吉川 信行; 高井 昌彰
        電子情報通信学会総合大会講演論文集, 2006年03月08日
      • Karatsuba 乗算器の設計と評価
        川島裕崇; 高木 直史; 高木 一義
        電子情報通信学会ソサエティ大会講演論文集, 2006, 2006年
      • 投票メモリへのアクセスを局所化した並列ハフ変換回路の構成法
        後藤 正之; 中村 一博; 浅田 啓一; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2008), 2008年03月20日
      • 単一磁束量子回路を用いた浮動小数点加算器の検討
        山梨 裕希; 朴 煕中; 吉川 信行; 田中 雅光; 岩崎 真悟; 藤巻 朗; 高木 直史
        電子情報通信学会総合大会講演論文集, 2007年03月07日
      • 冗長2進表現を用いたシストリックSFQ除算器
        小畑 幸嗣; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2007年03月07日
      • Redundant Coding and Local Computability in Parallel Computation
        安浦 寛人; 高木 直史; 矢島 脩三
        数理解析研究所講究録, 1985年04月
      • Hardware Algorithms for Division and Square Rooting Internally Using Redundant Binary Representation
        高木 直史; 安浦 寛人; 矢島 脩三
        数理解析研究所講究録, 1983年06月
      • 専用回路を用いたマイクロプロセッサにおけるパーミュテーションの高速化
        木村 和也; 大橋岳洋; 高木 直史; 高木 一義
        情報処理学会研究報告システムLSI設計技術(SLDM), 2003年11月27日
      • 除算と開平のための積和演算を用いた初期近似手法
        伊藤 雅之; 高木 直史; 矢島 脩三
        情報処理学会研究報告ハイパフォーマンスコンピューティング(HPC), 1995年03月09日
      • VLSI向きハードウェアアルゴリズム:4. 各種のハードウェアアルゴリズム:4.2 ソーティングのハードウェアアルゴリズム : VLSIモデル上での計算複雑度
        Thompson Clark D.; 安浦 寛人; 高木 直史
        情報処理, 1985年06月15日
      • VLSI向きハードウェアアルゴリズム:4. 各種のハードウェアアルゴリズム:4.1 算術演算のハードウェアアルゴリズム
        高木 直史; 矢島 脩三
        情報処理, 1985年06月15日
      • 倍精度浮動小数点指数関数計算回路の設計
        河瀬 朋範; 高木 直史; 高木 一義
        情報処理学会研究報告計算機アーキテクチャ(ARC), 2003年05月08日
      • ハードウェアサポートによるガロア体上の演算の高速化
        高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(情報通信基礎サブソサイエティ合同研究会), 2006年03月09日
      • クロック同期式SFQ回路のクロック木合成
        小畑 幸嗣; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2005年09月07日
      • トルネードアーキテクチャにおけるSFQマイクロプロセッサのデータパスの設計
        神谷 義章; 田中 務光; 入江 直樹; 藤巻 朗; 小畑 幸嗣; 高木 一義; 高木 直史; 山梨 裕希; 秋本 彩; 朴 煕中; 吉川 信行; 高井 昌影
        電子情報通信学会ソサイエティ大会講演論文集, 2005年09月07日
      • テーブルサイズを削減した逆数の区分二次近似法
        高木 直史
        電子情報通信学会総合大会講演論文集, 2005年03月07日
      • 反復回数を削減した拡張ユークリッド法に基づくGF(2^m)上の逆元算出アルゴリズム
        小林 克希; 高木 直史; 高木 一義
        電子情報通信学会総合大会講演論文集, 2005年03月07日
      • SFQマイクロプロセッサに向けたレジスタファイルの実証
        神谷 義章; 田中 雅光; 河本 智浩; 藤巻 朗; 小畑 幸嗣; 高木 一義; 高木 直史; 藤原 完; 山梨 裕希; 秋本 彩; 吉川 信行; 高井 昌彰
        電子情報通信学会総合大会講演論文集, 2005年03月07日
      • SFQ回路実現に向いた直並列型2の補数乗算器
        小畑 幸嗣; 田代 善彦; 田中 雅光; 河本 智浩; 神谷 義章; 高木 一義; 高木 直史; 藤巻 朗
        電子情報通信学会総合大会講演論文集, 2005年03月07日
      • Karatsuba アルゴリズムに基づく小面積並列乗算器
        柴岡雅之; 高木 直史; 高木 一義
        電子情報通信学会総合大会講演論文集, 2005, 2005年
      • 算術演算のための減算シフト型ハードウェアアルゴリズムの自動合成
        熊澤 文雄; 高木 直史
        情報処理学会研究報告システムLSI設計技術(SLDM), 2004年12月02日
      • 拡張ユークリッド法に基づく剰余系乗除算回路
        MarceloE.KAIHARA; 高木 直史
        情報処理学会研究報告システムLSI設計技術(SLDM), 2004年05月27日
      • 冗長2進数の絶対値計算を用いた整数除算回路
        門脇 俊介; 高木 直史; 高木 一義
        情報処理学会研究報告システムLSI設計技術(SLDM), 2004年05月27日
      • GF(2m)上の逆元算出のための拡張ユークリッド法に基づくテーブルを用いたアルゴリズム
        小林 克希; 高木 直史; 高木 一義
        情報処理学会研究報告システムLSI設計技術(SLDM), 2004年05月27日
      • 剰余除算用ハードウェアアルゴリズムについて
        高木 直史
        情報処理学会研究報告アルゴリズム(AL), 1995年01月23日
      • メモリ型並列計算モデルとその計算能カ -スーパコンピュータへの第3のアブローチ-
        高木 直史; 武永 康彦; 矢島 脩三
        情報処理学会論文誌, 1990年11月15日
      • 連想メモリを利用した高速単一化アルゴリズム
        大久保 雅且; 高木 直史; 安浦 寛人; 矢島 脩三
        全国大会講演論文集, 1986年10月01日
      • 決定グラフを用いた二線式単一磁束量子回路の論理設計法 (計算機科学基礎理論の新展開)
        小畑 幸嗣; 高木 一義; 高木 直史
        数理解析研究所講究録, 2004年05月
      • 全加算器で構成したマルチオペランド加算器のテスト生成
        鬼頭 信貴; 高木 直史
        電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング : IEICE technical report, 2008年06月13日
      • 3次元ベクトルのノルム計算の減算シフト型アルゴリズムについて
        高木 直史; 桑原 清二
        電子情報通信学会総合大会講演論文集, 1999年03月08日
      • 単一磁束量子回路における二線式論理を用いた加算器及び比較器の設計
        小畑 幸嗣; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2003年09月10日
      • k回読みl変数順序ブロック化分岐プログラムの計算能力について
        広田 和也; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. COMP, コンピュテーション, 2001年05月10日
      • 再構成可能部を持つJavaプロセッサにおける高速化方式およびハードウェアJIT方式の検討
        鬼頭 秀明; 高木 一義; 木村 晋二; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2000年09月07日
      • 二分決定グラフを用いた論理関数の非単純分解アルゴリズム
        甲斐 斉; 儘田 佳幸; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2000年09月07日
      • バイナリ法に基づくGF(2^m) 上の除算のVLSIアルゴリズム
        渡辺; 高木 直史
        2000年電子情報通信学会基礎 境界ソサイエティ大会, October, 2000年
      • 三次元ベクトルのユークリッド ノルム計算回路の設計
        武内大輔; 高木 一義; 高木 直史
        電子情報通信学会基礎 境界ソサイエティ大会, Oct. 2000, 2000年
      • ユークリッド距離計算用ハードウェアアルゴリズム
        桑原 清二; 高木 直史
        電子情報通信学会技術研究報告. COMP, コンピュテーション, 1998年05月29日
      • 冗長2進表現を用いた右シフト剰余除算のハードウェアアルゴリズム
        中原 浩一; 高木 直史; 矢島 脩三
        電子情報通信学会技術研究報告. COMP, コンピュテーション, 1996年01月26日
      • 剰余べき乗算のための段数O(1+α/αn)素子数O(n^<3+2α>/α log n)回路
        濱野 貴文; 高木 直史; 矢島 脩三; プレパラータ フランコ P.
        電子情報通信学会技術研究報告. COMP, コンピュテーション, 1995年11月17日
      • 乗算型除算および開平のためのハードウェアによる初期近似手法
        伊藤 雅之; 高木 直史; 矢島 脩三
        電子情報通信学会技術研究報告. COMP, コンピュテーション, 1995年05月26日
      • 有向非巡回グラフの線形配置アルゴリズムについて
        高木 一義; 高木 直史; 矢島 脩三
        電子情報通信学会技術研究報告. COMP, コンピュテーション, 1993年05月27日
      • 投票高々1衝突化手法を用いた小面積画素並列ハフ変換回路の設計
        中村 一博; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2010), 2010年11月29日
      • 算術演算回路のレイアウトのためのビットスライス構造の抽出
        小川 雄史; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2001), 2001年11月22日
      • 再構成可能部を持つ Java プロセッサにおけるハードウェアJIT機構の検討
        鬼頭 秀明; 高木 一義; 木村 晋二; 高木 直史
        電子情報通信学会技術研究報告. CPSY, コンピュータシステム, 2000年11月23日
      • 二分決定グラフを用いた論理関数の分離的非単純分解アルゴリズム
        甲斐 斉; 儘田 佳幸; 高木 直史; 高木 一義
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2000), 2000年11月23日
      • 大規模SFQ回路のためのNb多層アドバンストプロセスの開発
        永沢 秀一; 日野出 憲治; 佐藤 哲朗; 日高 睦夫; 藤巻 朗; 赤池 宏之; 吉川 信行; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス, 2011年10月05日
      • 単一磁束量子論理回路のためのタイミング故障のモデル化とテスト手法の検討
        鬼頭 信貴; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2011), 2011年03月11日
      • 遅延制約下におけるテスト容易な並列加算器の設計手法
        藤井 真一; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2011), 2011年03月11日
      • 二段階検証による順序回路の限定モデル検査の高速化手法
        尾野 紀博; 中村 一博; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2011年02月23日
      • 多層配線単一磁束量子回路のための遅延余裕割り当てに基づく配線順序を考慮した配線手法
        竹島 将太; 高木 一義; 田中 雅光; 高木 直史
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2011年02月23日
      • A Modular Multiplication/Division Algorithm for VLSI
        カイハラ マルセロ; 高木 直史
        電子情報通信学会総合大会講演論文集, 2003年03月03日
      • 3D ユークリッドノルムの逆数計算のハードウェアアルゴリズム
        熊澤 文雄; 高木 直史
        電子情報通信学会総合大会講演論文集, 2003年03月03日
      • Nb-9層アドバンストプロセスを用いて試作したシフトレジスタの測定評価
        永沢 秀一; 日野出 憲治; 佐藤 哲朗; 日高 睦夫; 藤巻 朗; 赤池 宏之; 吉川 信行; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2011年08月30日
      • SFQ論理回路からの時刻付き論理式の抽出手法
        川口 隆広; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2011年08月30日
      • ISTEC 10kA/cm^2 Nbプロセスを用いた単一磁束量浮動小数点乗算器内のクロック供給法の改善と評価
        島村 泰浩; 日名子 和也; 山梨 裕希; 吉川 信行; 藤巻 朗; 高木 一義; 高木 直史; 永沢 秀一
        電子情報通信学会ソサイエティ大会講演論文集, 2011年08月30日
      • SFQ回路を用いた高スループットなビットスライス乗算器
        成瀬 遥平; 鬼頭 信貴; 高木 直史
        電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス, 2011年07月06日
      • 多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路
        島崎 亮; 中村 一博; 高木 一義; 高木 直史
        情報処理学会研究報告 システムLSI設計技術(SLDM), 2011年03月11日
      • ISTEC 10 kA/cm^2 Nbプロセスを用いた単一磁束量子浮動小数点乗算器の改良と動作評価
        島村 泰浩; 貝沼 世樹; 宮岡 史滋; 山梨 裕希; 吉川 信行; 藤巻 朗; 高木 一義; 高木 直史; 永沢 秀一
        電子情報通信学会総合大会講演論文集, 2011年02月28日
      • クロック入力が不要な論理ゲートを用いたSFQ論理回路の構成法
        川口 隆広; 高木 一義; 田中 雅光; 高木 直史
        電子情報通信学会総合大会講演論文集, 2011年02月28日
      • 単一磁束量子回路のためのマルチサイクルパスを考慮した遅延素子削減手法
        日高 一輝; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2011年02月28日
      • SFQ論理回路のタイミング明示化表現法と論理シミュレーション
        鬼頭信貴; 高木 一義; 高木 直史
        電子情報通信学会 総合大会講演論文集, 2011, 2011年
      • 単一磁束量子論理回路のための故障モデルとテストパターン生成手法の検討
        鬼頭 信貴; 田中 雅光; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス, 2010年07月15日
      • バイアス電源の高電圧化による単一磁束量子回路の高速化の検討
        田中 雅光; 赤池 宏之; 藤巻 朗; 高木 一義; 吉川 信行; 永沢 秀一; 高木 直史
        電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス, 2010年07月15日
      • 10kA/cm^2 Nb Process を用いたSFQ浮動小数点乗算器の50GHzでの動作評価
        島村 泰浩; 貝沼 世樹; 宮岡 史滋; 山梨 裕希; 吉川 信行; 藤巻 朗; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス, 2010年07月15日
      • 10kA/cm^2プロセスを用いた2並列2段単一磁束量子再構成可能なデータパスの動作実証
        岡田 将和; カタエバ イリナ; 伊藤 将人; 田中 雅光; 赤池 宏之; 藤巻 朗; 吉川 信行; 永沢 秀一; 高木 直史
        電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス, 2010年10月12日
      • 10kA/cm^2Nbプロセスを用いたSFQ半精度浮動小数点加算器のコンポーネント回路の動作実証
        貝沼 世樹; 島村 泰浩; 宮岡 史滋; 吉川 信行; 藤巻 朗; 高木 一義; 高木 直史; 永沢 秀一
        電子情報通信学会ソサイエティ大会講演論文集, 2010年08月31日
      • 加算器の平均スイッチングエネルギーの解析的評価
        大野 真司; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2010年03月03日
      • セル遅延モデルを用いた算術演算回路の信号遷移回数見積もり手法
        川島 裕崇; 中村 一博; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2010年03月03日
      • 順序回路の形式的検証におけるフォールスネガティブ削減のための回路変換
        尾野 紀博; 中村 一博; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2010年03月03日
      • Fast Modular Multiplication by Processing the Multiplier from Both Sides in Parallel
        Kaihara Marcelo E.; Takagi Naofumi
        電子情報通信学会技術研究報告, 2005年03月10日
      • 算術演算のための減算シフト型ハードウェアアルゴリズムの自動合成
        熊澤 文雄; 高木 直史
        電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング, 2004年12月02日
      • 拡張ユークリッド法に基づく剰余系乗除算回路
        Kaihara Marcelo E.; 高木 直史
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2004年05月20日
      • GF(2^m)上の逆元算出のための拡張ユークリッド法に基づくテーブルを用いたアルゴリズム
        小林 克希; 高木 直史; 高木 一義
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2004年05月20日
      • 冗長2進数の絶対値計算を用いた整数除算回路
        門脇 俊介; 高木 直史; 高木 一義
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2004年05月20日
      • 専用回路を用いたマイクロプロセッサにおけるパーミュテーションの高速化
        木村 和也; 大橋 岳洋; 高木 直史; 高木 一義
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2003年11月28日
      • 算術演算回路のアルゴリズム
        高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2003), 2003年11月27日
      • 乗算器および除算器IPの開発
        水野 知秀; 篠原 正行; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2002年11月21日
      • 剰余系乗除算回路
        Kaihara Marcelo E.; 高木 直史
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2002年11月21日
      • 平方根の逆数計算回路の設計と評価
        松岡 大輔; 高木 直史; 高木 一義
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2001年11月22日
      • 浮動小数点3Dユークリッドノルム計算回路
        熊澤 文雄; 高木 直史; 高木 一義
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2001年11月22日
      • Stein のアルゴリズムに基づく有限体上の除算アルゴリズム
        渡辺 恭章; 高木 直史; 高木 一義
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2001年06月22日
      • 3次元ベクトルのユークリッドノルム計算のハードウェアアルゴリズム
        高木 直史; 桑原 清二
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 1999年11月27日
      • 超伝導単一磁束量子集積回路の技術動向と超伝導コンピュータの展望
        高木 直史; 田中 雅光
        電子情報通信学会誌 = The journal of the Institute of Electronics, Information and Communication Engineers, 2010年04月01日
      • 二分決定グラフを用いた二線式単一磁束量子回路の論理設計法
        小畑 幸嗣; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2004年03月08日
      • SFQマイクロプロセッサに向けたトルネードアーキテクチャの提案
        神谷 義章; 田中 雅光; 近藤 敏明; 河本 智浩; 藤巻 朗; 早川 尚夫; 小畑 幸嗣; 高木 一義; 高木 直史; 藤原 完; 中島 直希; 山梨 裕希; 秋本 彩; 吉川 信行; 高井 昌彰
        電子情報通信学会総合大会講演論文集, 2004年03月08日
      • SFQマイクロプロセッサに用いるコンパレータの設計
        河本 智浩; 近藤 敏明; 田中 雅光; 藤巻 朗; 早川 尚夫; 山梨 裕希; 中島 直希; 藤原 完; 吉川 信行; 高木 一義; 高木 直史; 高井 昌彰
        電子情報通信学会総合大会講演論文集, 2004年03月08日
      • テーブルを用いた拡張ユークリッド法に基づくGF(2^m)上の逆元算出アルゴリズム
        小林 克希; 高木 直史; 高木 一義
        電子情報通信学会総合大会講演論文集, 2004年03月08日
      • 次元数とフレーム数の変化に対応可能なHMM回路
        岡本 圭太; 中村 一博; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2004年03月08日
      • 省メモリ型HMM回路
        澤田 有生; 中村 一博; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2004年03月08日
      • パリティ検査符号を用いたオンライン誤り検出可能な高速加算器
        加藤 慎也; 高木 直史
        電子情報通信学会総合大会講演論文集, 2004年03月08日
      • 冗長2進数の絶対値計算を用いた減算シフト型整数除算回路
        門脇 俊介; 高木 直史; 高木 一義
        電子情報通信学会総合大会講演論文集, 2004年03月08日
      • 浮動小数点3Dユークリッドノルム計算回路の設計と評価
        熊澤 文雄; 高木 直史; 高木 一義
        情報技術レターズ, 2002年09月13日
      • 乗数変形機能付き乗算器を用いた逆数や平方根等の生成
        高木 直史
        電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 1997年10月17日
      • 保存型一括並列処理による高速なHMM出力確率計算・最尤推定回路の構成法
        島崎 亮; 中村 一博; 山本 正俊; 高木 一義; 高木 直史
        研究報告モバイルコンピューティングとユビキタス通信(MBL), 2010年03月19日
      • 可変遅延素子を用いた単一磁束量子可変長シフトレジスタ
        田中 雅光; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2010年03月02日
      • 10kA/cm^2Nbアドバンスドプロセスを用いたSFQ半精度浮動小数点乗算器の設計
        島村 泰浩; 貝沼 世樹; 宮岡 史滋; 山梨 裕希; 吉川 信行; 藤巻 朗; 高木 直史; 高木 一義
        電子情報通信学会総合大会講演論文集, 2010年03月02日
      • アドバンストプロセス2.1を用いた2並列2段のSFQ-RDPの検討
        岡田 将和; 笠木 諒; 田中 雅光; 伊藤 将人; カタエバ イリナ; 赤池 宏之; 藤巻 朗; 高木 直史; 吉川 信行; 村上 和彰
        電子情報通信学会総合大会講演論文集, 2010年03月02日
      • Sequential SATの高速化のためのm-Trieを用いた時間フレームを跨いだ状態併合
        鳥居 洸佑; 中村 一博; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2010年03月02日
      • TLDP法のパイプライン化による省メモリな連続単語音声認識回路
        島崎 亮; 中村 一博; 高木 一義; 高木 直史
        研究報告組込みシステム(EMB), 2010年01月21日
      • パイプライン動作を考慮した単一磁束量子回路のための論理設計検証手法
        佐藤 元紀; 田中 雅光; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス, 2009年10月13日
      • テスト容易な並列プレフィックス加算器の設計
        鈴木 秀俊; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2009年09月01日
      • TLDP法の並列化による省メモリな連続単語音声認識回路
        島崎 亮; 中村 一博; 中林 直生; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2009年09月01日
      • 10kA/cm^2Nbプロセスを用いたSFQ半精度浮動小数点加算器のコンポーネント回路の設計
        貝沼 世樹; 朴 熙中; 山梨 裕希; 吉川 信行; 藤巻 朗; 高木 直史; 高木 一義
        電子情報通信学会ソサイエティ大会講演論文集, 2009年09月01日
      • 単一磁束量子回路のためのパイプライン検証手法
        佐藤 元紀; 田中 雅光; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2009年09月01日
      • 単一磁束量子回路による冗長2進表現を用いたシストリックシリアル指数計算回路
        田中 雅光; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2009年09月01日
      • 剰余計算並列化によるGF(2^m)上の高速拡張モンゴメリ乗算器
        小林 克希; 高木 直史
        電子情報通信学会総合大会講演論文集, 2009年03月04日
      • Sequential SATにおける時間フレームを跨いだ状態併合
        成瀬 智啓; 中村 一博; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2009年03月04日
      • 投票無衝突化と投票空間アクセス局所化による小面積画素並列ハフ変換回路
        後藤 正之; 中村 一博; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2009年03月04日
      • 拡張ユークリッド法に基づくGF(2^m)上の除算回路の剰余計算並列化による高速化
        小林 克希; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2008年09月02日
      • Chen-Willonerアルゴリズムに基づく小面積並列乗算器について
        川島 裕崇; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2008年09月02日
      • Nb多層プロセスを用いて試作したシフトレジスタの測定評価
        永沢 秀一; 佐藤 哲朗; 日野出 憲治; 北川 佳廣; 日高 睦夫; 藤巻 朗; 赤池 宏之; 高木 一義; 高木 直史; 吉川 信行
        電子情報通信学会ソサイエティ大会講演論文集, 2008年09月02日
      • SFQ半精度浮動小数点演算器の回路面積の削減に関する検討
        朴 煕中; 山梨 裕希; 原 浩史; 武富 一博; 貝沼 世樹; 田中 雅光; 伊藤 祐喜; 吉川 信行; 藤巻 朗; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2008年09月02日
      • 2並列4段の再構成可能なデータパスを有する単一磁束量子回路の検討
        笠木 諒; 田中 雅光; 高木 克巳; カタエバ イリナ; 伊藤 啓太; 赤池 宏之; 藤巻 朗; 高木 直史; 吉川 信行; 村上 和彰
        電子情報通信学会ソサイエティ大会講演論文集, 2008年09月02日
      • SFQ半精度浮動小数点乗算器の試作と動作実証
        原 浩史; 小畑 幸嗣; 朴 煕中; 山梨 裕希; 武富 一博; 吉川 信行; 田中 雅光; 伊藤 祐喜; 藤巻 朗; 高木 直史; 高木 一義
        電子情報通信学会ソサイエティ大会講演論文集, 2008年09月02日
      • A^*アルゴリズムに基づく単一磁束量子回路受動線路配線ツールの実装と評価
        田中 雅光; 小畑 幸嗣; 伊藤 祐喜; 竹島 将太; 佐藤 元紀; 高木 一義; 高木 直史; 赤池 宏之; 藤巻 朗
        電子情報通信学会ソサイエティ大会講演論文集, 2008年09月02日
      • A Multiplication/Division VLSI Algorithm for Modular Arithmetic
        貝原 マルセロ; 高木 直史
        数理解析研究所講究録, 2004年05月
      • CORE e : シフトレジスタメモリを統合した単一磁束量子8ビットマイクロプロセッサ
        田中 雅光; 高田 賢介; 佐藤 諒; 安藤 友紀; 川口 隆広; 藤巻 朗; 高木 一義; 高木 直史; 吉川 信行
        電子情報通信学会総合大会講演論文集, 2016年03月01日
      • PTL配線長マッチングを考慮したSFQ回路レイアウトにおける配線面積の評価
        鬼頭 信貴; 中島 悠; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2016年03月01日
      • クロッキング方式の異なる8ビットSFQ算術論理演算ユニット
        安藤 友紀; 田中 雅光; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2016年03月01日
      • メモリを搭載した単一磁束量子マイクロプロセッサCORE e4の試作と評価
        佐藤 諒; 安藤 友紀; 田中 雅光; 藤巻 朗; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2016年03月01日
      • Design and Evaluation of a Floating-point Multiplier with Online Error Detection by Partial Duplication
        鬼頭 信貴; 秋元 一志; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2015), 2015年03月06日
      • Partial Product Generation Utilizing the Sum of Operands for Reduced Area Parallel Multipliers
        KAWASHIMA HIROTAKA; TAKAGI NAOFUMI
        情報処理学会論文誌 論文誌トランザクション, 2011年10月
      • 投票無衝突化手法を用いた小面積画素並列ハフ変換回路
        後藤 正之; 中村 一博; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2009), 2009年02月26日
      • テスト容易な並列プレフィックス加算器の自動合成手法の検討
        藤井 真一; 高木 直史
        電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング : IEICE technical report, 2010年03月19日
      • オペランドの和を用いた並列乗算器の消費エネルギー評価
        川島 裕崇; 高木 直史
        電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング : IEICE technical report, 2009年11月25日
      • アドバンスドプロセスを用いたSFQ半精度浮動小数点加算器の高速化に関する検討
        貝沼 世樹; 朴 熙中; 武富 一博; 原 浩史; 山梨 裕希; 吉川 信行; 藤巻 朗; 高木 直史; 高木 一義
        電子情報通信学会総合大会講演論文集, 2009年03月04日
      • SFQ浮動小数点乗算器の同期化および動作実証
        原 浩史; 小畑 幸嗣; 朴 熙中; 山梨 裕希; 武富 一博; 吉川 信行; 田中 雅光; 伊藤 祐喜; 藤巻 朗; 高木 直史; 高木 一義
        電子情報通信学会総合大会講演論文集, 2009年03月04日
      • 単一磁束量子回路を用いた2並列3段の再構成可能なデータパスの検討
        笠木 諒; 田中 雅光; 高木 克巳; カタエバ イリナ; 伊藤 将人; 赤池 宏之; 藤巻 朗; 高木 直史; 吉川 信行; 村上 和彰
        電子情報通信学会総合大会講演論文集, 2009年03月04日
      • SFQ回路のためのレイアウトを考慮したスキューのあるクロック木の構成法
        伊藤 祐喜; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2009年03月04日
      • 10kA/cm^2Nbプロセス用単一磁束量子セルライブラリの構築
        山梨 裕希; 貝沼 世樹; 原 浩史; 武富 一博; 鈴木 英利; 五十嵐 正憲; 夏目 侑紀; 吉川 信行; 藤巻 朗; 赤池 宏之; 高木 直史
        電子情報通信学会総合大会講演論文集, 2009年03月04日
      • 配線遅延を考慮した回路モデル上での加算及び乗算の計算複雑さ
        長瀬 哲也; 高木 一義; 高木 直史
        情報処理学会研究報告 アルゴリズム(AL), 2009年02月26日
      • 多層配線単一磁束量子回路のための自動配線手法
        竹島 将太; 田中 雅光; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス, 2008年10月23日
      • Nb多層デバイス構造用セルライブラリに向けた最適なモート構造の検討
        藤原 完; 永沢 秀一; 日高 睦夫; 吉川 信行; 田中 雅光; 赤池 宏之; 藤巻 朗; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス, 2008年10月23日
      • シストリックアーキテクチャに基づくRSFQパターンマッチング回路
        高木 一義; 大畑 真也; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(超伝導エレクトロニクス), 2017年04月21日
      • 協調設計環境SWORDSフレームワークのツールチェーン実装および設計空間探索への適用
        谷 祐輔; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2017), 2017年03月09日
      • コア状態を考慮したスラック収集型リアルタイムタスクスケジューリング
        松井 健太郎; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2017), 2017年03月09日
      • 倍精度浮動小数点対数関数のFPGA向き計算法
        藤原 康史; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2017), 2017年03月09日
      • 配線遅延を考慮した回路モデル上での算術演算の計算複雑さ
        長瀬 哲也; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2009年03月04日
      • 乗算器の種々の部分積加算部の順序故障テスト
        鬼頭 信貴; 鈴木 秀俊; 高木 直史
        電子情報通信学会総合大会講演論文集, 2009年03月04日
      • オペランドの和を利用した小面積乗算器
        川島 裕崇; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2008), 2008年11月10日
      • 配線遅延を考慮した回路モデル上でのハードウェアアルゴリズムの評価
        長瀬 哲也; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2008), 2008年11月10日
      • Hardware algorithm for division in GF(2[m]) based on the extended Euclid's algorithm accelerated with parallelization of modular reductions
        Kobayashi Katsuki; Takagi Naofumi
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2008), 2008年11月10日
      • ROSベースの自律移動ロボットにおけるFPGA統合開発プラットフォーム
        田村 爽; 新田 泰大; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 (VLSI設計技術), 2019年01月30日
      • (m, k)-firm制約下の弱ハードリアルタイムシステムにおける動的電圧周波数制御
        水野 有美; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2018), 2018年03月07日
      • AUTOSARカーネルにおけるターゲット依存記述のバージョン更新自動化手法
        廣瀬 秀樹; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2018), 2018年03月07日
      • ROSノード軽量実行環境mROSにおけるデバイス内のノード間通信手法
        森 智也; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2018), 2018年03月07日
      • mROS : 組込みデバイス向けROSノード軽量実行環境
        森 智也; 高瀬 英希; 高本 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2017), 2017年11月06日
      • 組込みデバイスを活用したROSコンポーネントの軽量実行環境の初期検討
        森 智也; 高瀬 英希; 高木 一義; 高木 直史
        組込みシステムシンポジウム2017論文集, 2017年08月17日
      • 自律走行ロボットにおけるSLAMのプログラマブルSoCを用いた実現の検討
        森 智也; 高瀬 英希; 高木 一義; 高木 直史
        システム制御情報学会研究発表講演会講演論文集, 2016年05月25日
      • 高機能単一磁束量子マイクロプロセッサとランダムアクセスメモリのオンチップ実装
        佐藤 諒; 安藤 友紀; 田中 雅光; 藤巻 朗; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(超伝導エレクトロニクス), 2016年04月20日
      • プログラマブルSoCのためのシステム設計環境におけるSW/HW間通信方式の比較評価
        谷 祐輔; 高瀬 英希; 大川 猛; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2016), 2016年03月24日
      • 同一命令セットヘテロジニアスマルチコア向け消費電力管理手法の評価環境
        青野 和巳; 高瀬 英希; 松原 豊; 高木 一義; 高木 直史
        組込みシステムシンポジウム2015論文集, 2015年10月14日
      • 3入力多数決ゲートを用いた5変数論理関数の最小段数回路
        守家 大雄; 高木 一義; 高木 直史
        数理解析研究所講究録, 2015年04月
      • 行列多項式$I+A+A^2+\dots+A^{N-1}$の計算における行列乗算回数
        松本 耕太朗; 高木 直史; 高木 一義
        数理解析研究所講究録, 2015年04月
      • 同一命令セットヘテロジニアスマルチコアのための消費エネルギーを削減するタスクスケジューリング
        岩田 淳; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2015), 2015年03月06日
      • 機能を拡張した8ビットシリアル単一磁束量子マイクロプロセッサの設計
        佐藤 諒; 高田 賢介; 田中 雅光; 藤巻 朗; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2015年02月24日
      • 単一磁束量子回路のパルス到着タイミングを最適化する配置配線手法
        西村 翔; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2015年02月24日
      • 2つの浮動小数点倍精度加算器を用いた仮数部104ビット拡張倍精度加算器
        矢高 裕之; 高木 直史; 高木 一義
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2016), 2014年11月26日
      • 2つの浮動小数点積和演算器を用いた複素数乗算器
        高田 雄平; 高木 直史; 高木 一義
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2014), 2014年11月26日
      • 同一命令セットヘテロジニアスマルチコアに適したリアルタイムシステム向けタスクマイグレーション手法
        岩田 淳; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2014), 2014年11月26日
      • 3入力多数決ゲートによる論理関数の最小段数回路の探索手法
        守家 大雄; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2014年09月09日
      • 4ビット並列ビットスライス高スループットALUの動作実証
        高田 賢介; 田中 雅光; 藤巻 朗; 唐 光明; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2014年09月09日
      • RSBDDとBDDを併用した二線式SFQ論理回路の設計手法
        安藤 友紀; 高木 一義; 高木 直史; 山下 茂
        電子情報通信学会ソサイエティ大会講演論文集, 2014年09月09日
      • 単一磁束量子32ビットマイクロプロセッサに向けたビットスライスレジスタファイルの設計
        田中 雅光; 高田 賢介; 高木 一義; 高木 直史; 藤巻 朗
        電子情報通信学会ソサイエティ大会講演論文集, 2014年09月09日
      • 行列多項式I+A+A²+…+A[N-1]の計算における乗算回数について
        松本 耕太朗; 高木 直史; 高木 一義
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報( コンピュテーション), 2014年09月02日
      • 4ビット並列ビットスライスALUの設計と評価
        高田 賢介; 田中 雅光; 藤巻 朗; 唐 光明; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(超伝導エレクトロニクス), 2014年07月23日
      • 部分二重化を用いた微小誤りを許容するオンライン誤り検出可能な浮動小数点乗算器
        鬼頭 信貴; 秋元 一志; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報( ディペンダブルコンピューティング), 2014年06月20日
      • プログラマブルSoCのためのシステム設計環境におけるフロントエンドの実装と事例評価
        東 遼平; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2014), 2014年03月08日
      • 環境電力駆動組込みシステムの動作シナリオのモデル化と動作品質最大化アルゴリズム
        青野 和巳; 岩田 淳; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2014), 2014年03月08日
      • 単一磁束量子32ビットマイクロプロセッサに向けたビットスライスバレルシフタの設計と実装
        田中 雅光; 大桃 由紀雄; 高木 一義; 高木 直史; 藤巻 朗
        電子情報通信学会総合大会講演論文集, 2014年03月04日
      • プログラマブルSoCのためのシステム設計環境の検討とSW-HWインタフェース生成手法の実装
        東 遼平; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(VLSI設計技術), 2014年01月21日
      • A VLSI algorithm for computing correctly rounded hypotenuse
        矢高 裕之; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2013), 2013年11月27日
      • 高位合成における制御回路の構成方法の定量的評価
        須田 瑛大; 高瀬 英希; 高木 一義; 高木 直史
        情報処理学会研究報告システムLSI設計技術(SLDM), 2013年11月20日
      • 高位合成における非一様依存性を持つ入れ子ループ向けのバッファ構成手法
        須田 瑛大; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2013), 2013年11月20日
      • 10kA/cm2 Nbプロセスを用いたSFQ半精度浮動小数点加算器の設計と高速動作実証
        加藤 泰一; 山梨 裕希; 吉川 信行; 藤巻 朗; 高木 直史; 高木 一義; 永沢 秀一
        電子情報通信学会ソサイエティ大会講演論文集, 2013年09月03日
      • 組込みシステム向けDVFSアルゴリズムのリアルタイムOSへの実装および比較評価
        岩田 淳; 高瀬 英希; 高木 一義; 高木 直史
        情報科学技術フォーラム講演論文集, 2013年08月20日
      • 部分二重化を用いたオンライン誤り検出可能な乗算器
        秋元 一志; 鬼頭 信貴; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2013), 2013年03月13日
      • 桁上げビットの二重化によるセルフチェッキング桁上げ先見加算器
        三苫 晃弘; 鬼頭 信貴; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2013), 2013年03月13日
      • 高位合成における多面体最適化のためのスレッド構成手法
        須田 瑛大; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2013), 2013年03月06日
      • 浮動小数点演算器アレイの構成のための評価環境
        伊藤 勇也; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(ETNET2013), 2013年03月06日
      • 多層配線単一磁束量子回路のためのタイミングを考慮した自動配線ッールによる8ビット並列加算器の評価
        田中 雅光; 竹島 将太; 高木 一義; 高木 直史; 藤巻 朗
        電子情報通信学会総合大会講演論文集, 2013年03月05日
      • 10 kA/cm^2 Nbプロセスを用いたSFQ半精度浮動小数点加算器の高速動作実証
        加藤 泰一; 吉川 信行; 藤巻 朗; 高木 直史; 高木 一義; 永沢 秀一
        電子情報通信学会総合大会講演論文集, 2013年03月05日
      • 単一磁束量子回路向けの論理ゲート配置手法
        西村 翔; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2013年03月05日
      • 桁上げ生成二重化によるフォールトセキュアな並列プレフィックス加算器の構成法
        鬼頭 信貴; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2012), 2012年11月19日
      • 高位合成における繰り返し回数未決定ループに対する投機実行手法
        荒木 達真; 高瀬 英希; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(デザインガイア2012), 2012年11月19日
      • ISTEC 10kA/cm^2Nbプロセスを用いた単一磁束量子半精度浮動小数点乗算器の動作実証
        彭 析竹; 島村 泰浩; 山梨 裕希; 吉川 信行; 藤巻 朗; 高木 一義; 高木 直史; 永沢 秀一
        電子情報通信学会ソサイエティ大会講演論文集, 2012年08月28日
      • 10kA/cm^2Nbプロセスを用いたSFQ半精度浮動小数点加算器の測定と評価
        加藤 泰一; 日名子 和也; 吉川 信行; 藤巻 朗; 高木 一義; 高木 直史; 永沢 秀一
        電子情報通信学会ソサイエティ大会講演論文集, 2012年08月28日
      • 同期クロック方式のSFQ回路の静的タイミング解析手法
        川口 隆広; 高木 一義; 高木 直史
        電子情報通信学会ソサイエティ大会講演論文集, 2012年08月28日
      • SFQ回路を用いたビットスライス浮動小数点加算器
        大桃 由紀雄; 成瀬 遥平; 鬼頭 信貴; 高木 直史; 高木 一羲
        電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス, 2012年07月12日
      • SFQ回路を用いた2ビット・ビットスライス半精度浮動小数点乗算器の設計
        成瀬 遥平; 鬼頭 信貴; 高木 直史
        電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス, 2012年07月12日
      • SFQ回路におけるJTLとPTL混合配線のための回路分割手法
        成瀬 遥平; 鬼頭 信貴; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2012年03月06日
      • 高位合成における配列アクセス順序最適化によるループ並列化
        大野 真司; 高木 一義; 高木 直史
        電子情報通信学会総合大会講演論文集, 2012年03月06日
      • 単一磁束量子回路の設計検証のための時刻付き論理式の等価性判定手法
        川口 隆広; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2012年02月28日
      • 高位合成における潜在的並列性を利用した投機実行に基づくCDFG変換
        大野 真司; 高木 一義; 高木 直史
        電子情報通信学会技術研究報告. VLD, VLSI設計技術, 2012年02月28日
      • Nbアドバンストプロセスを用いた単一磁束量子浮動小数点演算器の設計
        貝沼世樹; 島村泰浩; 宮岡史滋; 山梨裕希; 吉川信行; 藤巻朗; 高木直史; 高木一義
        電子情報通信学会超伝導エレクトロニクス研究会SCE2009-19, 2009年10月20日
      • 再構成可能なデータパスに向けた単一磁束量浮動小数点除算器の実証
        田中雅光; 小畑幸嗣; 高木一義; 高木直史; 吉川信行
        電子情報通信学会超伝導エレクロトニクス研究会SCE2008-27, 2008年10月
      • SFQ半精度浮動小数点乗算器の設計と試作
        原浩史; 小畑幸嗣; 朴熙中; 山梨裕希; 武富一博; 吉川信行; 田中雅光; 伊藤祐喜; 藤巻朗; 高木直史; 高木一義
        電子情報通信学会技術研究報告 = IEICE technical report : 信学技報(超伝導エレクトロニクス), 2008年01月
      • A Desk-Side Supercomputer with RSFQ Reconfigurable Data-Paths
        N. Takagi; K.Murakami; A. Fujimaki; N. Yoshikawa; K. Inoue; H. Honda
        日本学術振興会 超伝導エレクトロニクス第146委員会 創立25周年記念シンポジウム, 2007年10月
      • 単一磁束量子回路による再構成可能な大規模データパスをもつプロセッサ
        高木直史; 村上和彰; 藤巻朗; 井上弘士; 本田宏明; 吉川信行
        電子情報通信学会超伝導エレクロトニクス研究会SCE2006-36、東京, 2007年01月
      • BDDに基づくSFQ論理回路の新しい実現方法
        西海尚伸; 伊藤真紀; 吉川信行; 小畑幸嗣; 高木一義; 高木直史
        電子情報通信学会超伝導エレクトロニクス研究会, 2004年10月
      • Multiple-valued-digit number representations in arithmetic circuit algorithms
        N Takagi
        ISMVL 2002: 32ND IEEE INTERNATIONAL SYMPOSIUM ON MULTIPLE-VALUED LOGIC, PROCEEDINGS, 2002年, 査読有り, 招待有り

      講演・口頭発表等

      • Development of CAD tools for SFQ logic circuits and design of data-path circuits for SFQ bit-slice processors
        高木 直史
        The 10th Superconducting SFQ VLSI Workshop (SSV 2017), 2017年02月20日
      • Research Results of CREST-JST SFQ-RDP Project and Future Issues
        高木直史
        The 6th Superconducting SFQ VLSI Workshop (SSV 2013), 2013年11月22日, JST-ALCA SFQ Project and MEXT SFQ Project
      • An energy-efficient high-performance processor with reconfigurable data-paths using RSFQ circuits
        高木直史
        24th International Symposium on Superconductivity, 2011年10月26日, International Superconductivity Technology Center (ISTEC)
      • 新インターユニバーシティ 論理回路
        高木直史; 磯直行, 分担執筆, 序章、1~8章
        オーム社, 2010年12月, 査読無し
      • 算術演算のVLSIアルゴリズム
        高木 直史, 単著
        コロナ社, 2005年03月, 査読無し
      • The VLSI Handbook
        CHEN Waikai Ed; MUROGA Saburo; TAKAGI Naofumi, 共著, Chapters 38-40
        CRC Press (with IEEE Press), 2000年, 査読無し
      • インターユニバーシティ 論理回路とオートマトン
        稲垣康善; 高木直史; 林照峯; 直井徹, 分担執筆, 1~4章、6章4~5節
        オーム社, 1998年01月, 査読無し
      • New Text 電子情報系シリーズ 論理回路
        高木 直史, 単著
        昭晃堂, 1997年04月, 査読無し
      • 情報工学実験 (新コンピュータサイエンス講座)
        池田克夫; 柴山潔; 高木直史他, 分担執筆, 第6章 論理素子
        オーム社, 1993年03月, 査読無し

      産業財産権

      • 並列係数ソーティング回路
      • Arithmetic processor and multiplier using redundant signed digit arithmetic
      • Arithmetic processor and divider using redundant signed digit
      • Adder circuitry utilizing redundant signed digit operands
      • High speed multiplier utilizing signed-digit and carry-save operands
      • Arithmetic processor using singed-digit representation of internal operands
      • Arithmetic processor using signed-digit representation of external operands
      • 演算処理装置
      • 演算処理装置
      • 演算処理装置
      • 演算処理装置
      • 演算処理装置
      • 演算処理装置
      • 演算処理装置
      • 加算装置
      • Method and hardware for computing reciprocal square root and program for the same
      • 平方根の逆数計算方法、計算回路、及びプログラム
      • 剰余系の計算方法及び装置並びにプログラム
      • 再構成可能データパスプロセッサ
      • 剰余系の計算方法及び装置
      • Arithmetic processor and multiplier using redundant signed digit arithmetic
      • Arithmetic processor and divider using redundant signed digit
      • Adder circuitry utilizing redundant signed digit operands
      • High speed multiplier utilizing signed-digit and carry-save operands
      • Arithmetic processor using singed-digit representation of internal operands
      • Arithmetic processor using signed-digit representation of external operands
      • Method and hardware for computing reciprocal square root and program for the same

      Works(作品等)

      • 単一磁束量子回路による再構成可能な低電力高性能プロセッサ
        自 2006年, 至 2011年
      • Low-power, high-performance, reconfigurable processor using single flux quantum circuits
        自 2006年, 至 2011年
      • テスト容易な演算回路の自動合成に関する研究
        自 2008年
      • ハードウェアアルゴリズムの性能評価に関する研究
        自 2004年, 至 2007年
      • SFQ回路高速化アーキテクチャの研究
        自 2002年, 至 2006年
      • Research on architecture of high-speed SFQ circuits
        自 2002年, 至 2006年
      • 有限体上の諸演算のためのハードウェアアルゴリズムに関する研究
        自 2002年, 至 2004年
      • Researches on hardware algorithms for arithmetic operations in finite fields
        自 2002年, 至 2004年
      • 高速算術演算回路の研究
        自 2000年, 至 2002年
      • 高機能演算回路のためのハードウェアアルゴリズムに関する研究
        自 1998年, 至 2000年
      • Srudies on hardware algorithms for high-performance arithmetic circuits
        自 1998年, 至 2000年
      • 高速ディジタル信号処理のための複合算術演算回路に関する研究
        自 1996年, 至 1997年
      • Studies on combined arithmetic circuits for high-speed digital signal processing
        自 1996年, 至 1997年

      受賞

      • 2005年09月
        Organizing Committee of CHES2005, Best Paper Award of 7th International Workshop on Cryptographic Hardware and Embedded Systems (CHES 2005)
      • 2005年04月
        文部科学省, 平成17年度科学技術分野の文部科学大臣表彰 研究部門
      • 1995年11月
        日本アイ・ビー・エム, 第9回 日本IBM科学賞
      • 1995年05月
        情報処理学会, 情報処理学会 第3回(平成6年度)坂井記念特別賞
      • 1994年03月
        電気通信普及財団, 第9回 電気通信普及財団 テレコムシステム技術賞 奨励賞
      • 1991年03月
        電子情報通信学会, 電子情報通信学会 第6回(平成2年度)篠原記念学術奨励賞
      • 1989年05月
        情報処理学会, 情報処理学会 1988年度論文賞
      • 1988年05月
        電子情報通信学会, 電子情報通信学会 1987年度論文賞
      • 1984年11月
        Organizing Committee of ICCD'84, Outstanding Paper Award of IEEE International Conference on Computer Design (ICCD'84)
      • 2014年04月
        IEEE Computer Society 2014/04/, Meritorious Service Certificate
      • 2017年04月
        ACM , Service Award
      • 2017年09月
        電子情報通信学会 基礎・境界ソサイエティ, 功労賞

      外部資金:科学研究費補助金

      • パルスを情報伝達担体とする超低電力100GHz級超伝導量子デジタルシステムの探求
        特別推進研究
        理工系
        名古屋大学
        藤巻 朗
        自 2018年04月23日, 至 2023年03月31日, 交付
        単一磁束量子回路;半磁束量子;磁性ジョセフソン接合;単一磁束量子;パルス論理;π接合;半磁束量子回路;パルス駆動回路;磁束量子回路;超伝導回路
      • 浮動小数点関数計算のハードウェアアシストに関する研究
        基盤研究(B)
        京都大学
        高木 直史
        自 2016年04月01日, 至 2020年03月31日, 完了
        計算機システム;関数計算;浮動小数点演算;FPGA;逆三角関数;FPGA;指数・対数関数計算;正弦・余弦関数計算
      • データ表現の工夫による高性能・高信頼浮動小数点演算器アレイに関する研究
        基盤研究(B)
        京都大学
        高木 直史
        自 2012年04月01日, 至 2015年03月31日, 完了
        算術演算回路;演算器アレイ;オンライン誤り検出;(2)算術演算回路
      • テスト容易な演算回路の自動合成に関する研究
        基盤研究(B)
        名古屋大学
        高木 直史
        自 2008年04月01日, 至 2011年03月31日, 完了
        VLSIのテスト;算術演算回路;乗算器;加算器;テスト容易化設計
      • 局在電磁波配線を用いた単一磁束量子論理回路の設計および設計支援に関する研究
        特定領域研究
        理工系
        名古屋大学
        高木 一義
        自 2006年04月01日, 至 2010年03月31日, 完了
        単一磁束量子回路;局在電磁波配線;論理設計支援;クロック配信;タイミング検証;単一磁束量子論理回路
      • ハードウェアアルゴリズムの性能評価に関する研究
        特定領域研究
        理工系
        名古屋大学
        高木 直史
        自 2004年04月01日, 至 2008年03月31日, 完了
        アルゴリズム;ハードウェアアルゴリズム;算術演算回路;組合せ回路;VLSI;計算複雑さ
      • 有限体上の諸演算のためのハードウェアアルゴリズムに関する研究
        基盤研究(B)
        名古屋大学
        高木 直史
        自 2002年04月01日, 至 2005年03月31日, 完了
        有限体上の演算;剰余系演算;整数除算;剰余計算;暗号処理;ハードウェアアルゴリズム;VLSI;乗算剰余算;剰余系除算;有限体上の除算;暗号化・復号, finite field arithmetic;modular arithmetic;integer Division;modular reduction;cryptosystem;hardware algorithm;VLSI
      • 高機能演算回路のためのハードウェアアルゴリズムに関する研究
        基盤研究(C)
        名古屋大学
        高木 直史
        自 1998年04月01日, 至 2001年03月31日, 完了
        算術演算;ハート・ウェアアルゴリズム;VLSI;ユークリッドノルム計算;立方根計算;べき乗算;GF(2^m)上の除算;剰余除算;ハードウェアアルゴリズム;ノルム計算;コンピュータグラフィクス;符号化;復号;三角関数計算;加算;加算木;乗算, arithmetic circuit;hardware algorithm;VLSI;Euclidean norm computation;cube rooting;powering;division in GF (2^m);modular division
      • 高速ディジタル信号処理のための複合算術演算回路に関する研究
        基盤研究(C)
        名古屋大学
        高木 直史
        自 1996年04月01日, 至 1998年03月31日, 完了
        算術演算;乗算;除算;開平;積和演算;べき乗算;剰余除算;ハードウェアアルゴリズム;べき乗計算;ディジタル信号処理, Computer arithmetic;Multiplication;Division;Square rooting;Multiply-addition;Powering;Modular division;Hardware algorithm
      • 剰余系演算用高速アルゴリズムに関する研究
        奨励研究(A)
        名古屋大学
        高木 直史
        自 1995年04月01日, 至 1996年03月31日, 完了
        剰余系演算;剰余乗算;剰余べき乗算;剰余除算;アルゴリズム;ハードウェアアルゴリズム;計算複雑さ
      • 論理回路のレイアウト複雑さに関する研究
        奨励研究(A)
        名古屋大学
        高木 直史
        自 1994年04月01日, 至 1995年03月31日, 完了
        レイアウト;計算複雑さ;VLSI;乗算器;線形配置問題
      • 冗長表現を用いた高速演算回路の自動合成に関する研究
        奨励研究(A)
        京都大学
        高木 直史
        自 1993年04月01日, 至 1994年03月31日, 完了
        論理回路設計;算術演算回路;冗長表現;剰余逆数計算
      • 時相理論に基づく論理設計の形式的検証システムの試作研究
        試験研究(B)
        京都大学
        矢島 修三;矢島 脩三
        自 1993年04月01日, 至 1995年03月31日, 完了
        時相論理;論理設計;形式的検証;論理関数処理;二分決定グラフ;モデルチェッキング;仕様記述;論理開数処理;形式的論理設計検証;順序回路, Temporal Logic;Logic Design;Formal Verification;Logic Function Manipulation;Binary Decision Diagram;Formal Specification;Model Checking
      • 論理関数高速処理機構に関する基礎的研究
        一般研究(B)
        京都大学
        矢島 修三;矢島 脩三
        自 1993年04月01日, 至 1995年03月31日, 完了
        論理関数;二分決定グラフ;論理関数処理;論理設計支援;並列アルゴリズム;計算複雑さ;内容アドレスメモリ;組合せ問題;形式的設計検証, Boolean Function;Binary Decision Diagram;Boolean Function Manipulation;Computer Aided Logic Design;Prallel Algorithm;Computational Complexity;Content Addressable Memory;Combinatorial Problem
      • ブール関数処理による順序回路の自動合成・設計検証システムの試作研究
        試験研究(B)
        京都大学
        矢島 脩三
        自 1991年04月01日, 至 1993年03月31日, 完了
        論理合成;論理設計検証;順序回路;論理関数簡単化;状態割当て;時相論理;論理設計支援, logic synthesis;logic design verification;sequential circuits;logic function optimization;state assignment;temporal logic;computer-aided logic design
      • 共有二分決定図による論理関数の効率的処理とそれに基づく論理設計支援に関する研究
        一般研究(B)
        京都大学
        矢島 脩三;矢島 修三
        自 1990年04月01日, 至 1992年03月31日, 完了
        論理関数;二分決定グラフ;論理関数処理;計算機援用設計;記号シミュレ-ション;タイミング検証;論理設計検証;計算複雑さ, Boolean Function;Binary Decision Diagram;Boolean Function Manipulation;computer Aided Design;Symbolic Simulation;Timing Verification;Logic Design Verification;Computational complexity
      • 時間記号シミュレ-ションによる論理設計検証システムの試作研究
        試験研究(B)
        京都大学
        矢島 脩三
        自 1989年04月01日, 至 1991年03月31日, 完了
        論理設計検証;タイミング検証;論理シミュレ-ション;記号シミュレ-ション;論理設計;非同期式順序回路;ハザ-ド;論立設計検証, Logic Design Verification;Timing Verification;Logic Simulation;Symbolic Simulation;Logic Design;Asynchronous Sequential Circuit;Hazard
      • 正則時相論理に基づく形式的論理設計検証に関する研究
        一般研究(C)
        京都大学
        平石 裕実
        自 1989年04月01日, 至 1991年03月31日, 完了
        時相論理;形式的検証;論理設計;モデル検査;設計検証;仕様記述;正則集合;順序機械;共有二分決定グラフ;記号シミュレ-ション, Temporal Logic;Formal Verification;Logic Design;Model Checking
      • 冗長符号化による超高速算術演算回路の高信頼化設計に関する研究
        一般研究(B)
        京都大学
        矢島 脩三;矢島 修三
        自 1988年04月01日, 至 1990年03月31日, 完了
        算術演算回路;ハ-ドウェアアルゴリズム;耐故障設計;オンライン誤り検出;論理シミュレ-ション;故障シミュレ-ション;テスト生成;冗長符号化;ハードウェアアルゴリズム;論理シミュレーション;故障シミュレーション, Arithmetic Circuits;Hardware Algorithm;Fault-Tolerant Design;On-Line Error Detection;Logic Simulation;Fault Simulation;Test Generation;Redundant Coding
      • ベクトルプロセッサを用いた高速論理シミュレータと論理設計検証システムの試作研究
        試験研究
        京都大学
        矢島 脩三
        自 1986年04月01日, 至 1988年03月31日, 完了
        論理設計検証;論理シミュレーション;ベクトルプロセッサ;時相論理;仕様記述;ワークステーション;マルチスクリーン;論理シミュレータ;高水準ハードウェア記述;正則時相論理;代数的仕様記述, Logic Design Verification;Logic Simulation;Vector Processof;Temporal Logic;Specification Desctiption;Workstation
      • 冗長表現を利用した超LSI向きハードウェアアルゴリズムの設計に関する研究
        一般研究(B)
        京都大学
        矢島 脩三
        自 1985年04月01日, 至 1987年03月31日, 完了
        ハードウェアアルゴリズム;冗長表現;超LSI;冗長2進表現;算術演算回路;剰余数表示法;単一化操作;ハードウェア設計言語, Hardware Algorithm;Redundant Representation;VLSI; Redundant Binary Representation;Arithmetic Operation;Residue Number Representation;Unification

      外部資金:その他

      • 単一磁束量子回路による再構成可能な低電力高性能プロセッサ/単一磁束量子論理回路設計及び設計支援技術の開発
        JST-CREST
        自 2006年10月, 至 2013年03月31日
        高木直史
      • 低エネルギー情報ネットワーク用光・磁気・超伝道融合システム/超伝導回路設計用CADの開発
        JST-ALCA
        自 2011年10月01日, 至 2017年03月31日
        高木直史
      list
        Last Updated :2022/11/23

        教育

        担当科目

        • 自 2022年04月01日, 至 2023年03月31日
          計算機科学概論
          9113, 前期, 工学部, 2
        • 自 2022年04月01日, 至 2023年03月31日
          計算機の構成
          9127, 後期, 工学部, 2
        • 自 2022年04月01日, 至 2023年03月31日
          計算機科学概論
          T024, 前期, 国際高等教育院, 2
        • 自 2022年04月01日, 至 2023年03月31日
          ハードウェアアルゴリズム
          3687, 後期, 情報学研究科, 2
        • 自 2022年04月01日, 至 2023年03月31日
          並列計算機アーキテクチャ
          3657, 前期, 情報学研究科, 2
        • 自 2022年04月01日, 至 2023年03月31日
          論理システム
          9070, 前期, 工学部, 2
        • 自 2011年04月, 至 2012年03月
          Advanced Study in CCE II
          通年, 情報学研究科
        • 自 2011年04月, 至 2012年03月
          通信情報システム特別研究1
          通年, 情報学研究科
        • 自 2011年04月, 至 2012年03月
          通信情報システム特別研究2
          通年, 情報学研究科
        • 自 2011年04月, 至 2012年03月
          Advanced Study in CCE I
          通年, 情報学研究科
        • 自 2011年04月, 至 2012年03月
          計算機アーキテクチャ1(計算機)
          後期, 工学部
        • 自 2011年04月, 至 2012年03月
          計算機アーキテクチャ2(計算機)
          前期, 工学部
        • 自 2011年04月, 至 2012年03月
          論理回路(計算機)
          前期, 工学部
        • 自 2011年04月, 至 2012年03月
          情報と職業
          前期, 工学部
        • 自 2011年04月, 至 2012年03月
          特別研究1(16年以降入学者)(計算機)
          前期集中, 工学部
        • 自 2011年04月, 至 2012年03月
          特別研究1(16年以降入学者)(計算機)
          後期集中, 工学部
        • 自 2011年04月, 至 2012年03月
          特別研究2(16年以降入学者)(計算機)
          前期集中, 工学部
        • 自 2011年04月, 至 2012年03月
          特別研究2(16年以降入学者)(計算機)
          後期集中, 工学部
        • 自 2011年04月, 至 2012年03月
          特別研究1(15年以前入学者)(計算機)
          前期集中, 工学部
        • 自 2011年04月, 至 2012年03月
          特別研究1(15年以前入学者)(計算機)
          後期集中, 工学部
        • 自 2011年04月, 至 2012年03月
          特別研究2(15年以前入学者)(計算機)
          前期集中, 工学部
        • 自 2011年04月, 至 2012年03月
          特別研究2(15年以前入学者)(計算機)
          後期集中, 工学部
        • 自 2011年04月, 至 2012年03月
          並列計算機アーキテクチャ
          前期, 情報学研究科
        • 自 2011年04月, 至 2012年03月
          ハードウェアアリゴリズム
          後期, 情報学研究科
        • 自 2012年04月, 至 2013年03月
          ハードウェアアリゴリズム
          後期, 情報学研究科
        • 自 2012年04月, 至 2013年03月
          並列計算機アーキテクチャ
          前期, 情報学研究科
        • 自 2012年04月, 至 2013年03月
          計算機アーキテクチャ1
          後期, 工学部
        • 自 2012年04月, 至 2013年03月
          計算機アーキテクチャ2
          前期, 工学部
        • 自 2012年04月, 至 2013年03月
          計算機科学概論
          前期, 全学共通科目
        • 自 2012年04月, 至 2013年03月
          計算機科学概論
          前期, 工学部
        • 自 2012年04月, 至 2013年03月
          論理回路
          前期, 工学部
        • 自 2012年04月, 至 2013年03月
          通信情報システム特別研究2
          通年, 情報学研究科
        • 自 2012年04月, 至 2013年03月
          通信情報システム特別研究1
          通年, 情報学研究科
        • 自 2013年04月, 至 2014年03月
          計算機アーキテクチャ1
          後期, 工学部
        • 自 2013年04月, 至 2014年03月
          計算機アーキテクチャ2
          前期, 工学部
        • 自 2013年04月, 至 2014年03月
          論理回路
          前期, 工学部
        • 自 2013年04月, 至 2014年03月
          通信情報システム特別研究1
          通年, 情報学研究科
        • 自 2013年04月, 至 2014年03月
          通信情報システム特別研究2
          通年, 情報学研究科
        • 自 2013年04月, 至 2014年03月
          並列計算機アーキテクチャ
          前期, 情報学研究科
        • 自 2013年04月, 至 2014年03月
          ハードウェアアルゴリズム
          後期, 情報学研究科
        • 自 2014年04月, 至 2015年03月
          計算機アーキテクチャ1
          後期, 工学部
        • 自 2014年04月, 至 2015年03月
          計算機アーキテクチャ2
          前期, 工学部
        • 自 2014年04月, 至 2015年03月
          論理回路
          前期, 工学部
        • 自 2014年04月, 至 2015年03月
          計算機科学概論
          前期, 工学部
        • 自 2014年04月, 至 2015年03月
          通信情報システム特別研究1
          通年, 情報学研究科
        • 自 2014年04月, 至 2015年03月
          通信情報システム特別研究2
          通年, 情報学研究科
        • 自 2014年04月, 至 2015年03月
          並列計算機アーキテクチャ
          前期, 情報学研究科
        • 自 2014年04月, 至 2015年03月
          ハードウェアアルゴリズム
          後期, 情報学研究科
        • 自 2014年04月, 至 2015年03月
          通信情報システム特別セミナー
          通年, 情報学研究科
        • 自 2014年04月, 至 2015年03月
          コンピュータ工学特別セミナー
          通年, 情報学研究科
        • 自 2014年04月, 至 2015年03月
          計算機科学概論
          前期, 全学共通科目
        • 自 2014年04月, 至 2015年03月
          Advanced Study in CCE I
          通年, 情報学研究科
        • 自 2014年04月, 至 2015年03月
          Advanced Study in CCE II
          通年, 情報学研究科
        • 自 2015年04月, 至 2016年03月
          Advanced Study in CCE I
          通年, 情報学研究科
        • 自 2015年04月, 至 2016年03月
          Advanced Study in CCE II
          通年, 情報学研究科
        • 自 2015年04月, 至 2016年03月
          ハードウェアアルゴリズム
          後期, 情報学研究科
        • 自 2015年04月, 至 2016年03月
          並列計算機アーキテクチャ
          前期, 情報学研究科
        • 自 2015年04月, 至 2016年03月
          コンピュータ工学特別セミナー
          通年, 情報学研究科
        • 自 2015年04月, 至 2016年03月
          計算機アーキテクチャ1
          後期, 工学部
        • 自 2015年04月, 至 2016年03月
          計算機アーキテクチャ2
          前期, 工学部
        • 自 2015年04月, 至 2016年03月
          計算機科学概論
          前期, 全学共通科目
        • 自 2015年04月, 至 2016年03月
          計算機科学概論
          前期, 工学部
        • 自 2015年04月, 至 2016年03月
          論理回路
          前期, 工学部
        • 自 2015年04月, 至 2016年03月
          通信情報システム特別セミナー
          通年, 情報学研究科
        • 自 2015年04月, 至 2016年03月
          通信情報システム特別研究2
          通年, 情報学研究科
        • 自 2015年04月, 至 2016年03月
          通信情報システム特別研究1
          通年, 情報学研究科
        • 自 2016年04月, 至 2017年03月
          Advanced Study in CCE I
          通年, 情報学研究科
        • 自 2016年04月, 至 2017年03月
          Advanced Study in CCE II
          通年, 情報学研究科
        • 自 2016年04月, 至 2017年03月
          ハードウェアアルゴリズム
          後期, 情報学研究科
        • 自 2016年04月, 至 2017年03月
          並列計算機アーキテクチャ
          前期, 情報学研究科
        • 自 2016年04月, 至 2017年03月
          コンピュータ工学特別セミナー
          通年, 情報学研究科
        • 自 2016年04月, 至 2017年03月
          計算機アーキテクチャ2
          前期, 工学部
        • 自 2016年04月, 至 2017年03月
          計算機の構成
          後期, 工学部
        • 自 2016年04月, 至 2017年03月
          計算機科学概論
          前期, 全学共通科目
        • 自 2016年04月, 至 2017年03月
          計算機科学概論
          前期, 工学部
        • 自 2016年04月, 至 2017年03月
          論理システム
          前期, 工学部
        • 自 2016年04月, 至 2017年03月
          通信情報システム特別セミナー
          通年, 情報学研究科
        • 自 2016年04月, 至 2017年03月
          通信情報システム特別研究2
          後期集中, 情報学研究科
        • 自 2016年04月, 至 2017年03月
          通信情報システム特別研究2
          通年, 情報学研究科
        • 自 2016年04月, 至 2017年03月
          通信情報システム特別研究1
          通年, 情報学研究科
        • 自 2017年04月, 至 2018年03月
          Advanced Study in CCE I
          通年, 情報学研究科
        • 自 2017年04月, 至 2018年03月
          Advanced Study in CCE II
          通年, 情報学研究科
        • 自 2017年04月, 至 2018年03月
          ハードウェアアルゴリズム
          後期, 情報学研究科
        • 自 2017年04月, 至 2018年03月
          並列計算機アーキテクチャ
          前期, 情報学研究科
        • 自 2017年04月, 至 2018年03月
          コンピュータ工学特別セミナー
          通年, 情報学研究科
        • 自 2017年04月, 至 2018年03月
          計算機の構成
          後期, 工学部
        • 自 2017年04月, 至 2018年03月
          計算機科学概論
          前期, 全学共通科目
        • 自 2017年04月, 至 2018年03月
          計算機科学概論
          前期, 工学部
        • 自 2017年04月, 至 2018年03月
          論理システム
          前期, 工学部
        • 自 2017年04月, 至 2018年03月
          通信情報システム特別セミナー
          通年, 情報学研究科
        • 自 2017年04月, 至 2018年03月
          通信情報システム特別研究2
          前期集中, 情報学研究科
        • 自 2017年04月, 至 2018年03月
          通信情報システム特別研究2
          通年, 情報学研究科
        • 自 2017年04月, 至 2018年03月
          通信情報システム特別研究1
          通年, 情報学研究科
        • 自 2018年04月, 至 2019年03月
          Advanced Study in CCE I
          通年集中, 情報学研究科
        • 自 2018年04月, 至 2019年03月
          ハードウェアアルゴリズム
          後期, 情報学研究科
        • 自 2018年04月, 至 2019年03月
          並列計算機アーキテクチャ
          前期, 情報学研究科
        • 自 2018年04月, 至 2019年03月
          情報と職業
          前期, 工学部
        • 自 2018年04月, 至 2019年03月
          特別研究1
          前期集中, 工学部
        • 自 2018年04月, 至 2019年03月
          特別研究1
          後期集中, 工学部
        • 自 2018年04月, 至 2019年03月
          特別研究2
          前期集中, 工学部
        • 自 2018年04月, 至 2019年03月
          特別研究2
          後期集中, 工学部
        • 自 2018年04月, 至 2019年03月
          計算機の構成
          後期, 工学部
        • 自 2018年04月, 至 2019年03月
          計算機科学概論
          前期, 全学共通科目
        • 自 2018年04月, 至 2019年03月
          計算機科学概論
          前期, 工学部
        • 自 2018年04月, 至 2019年03月
          論理システム
          前期, 工学部
        • 自 2019年04月, 至 2020年03月
          Advanced Study in CCE I
          通年, 情報学研究科
        • 自 2019年04月, 至 2020年03月
          ハードウェアアルゴリズム
          後期, 情報学研究科
        • 自 2019年04月, 至 2020年03月
          並列計算機アーキテクチャ
          前期, 情報学研究科
        • 自 2019年04月, 至 2020年03月
          計算機の構成
          後期, 工学部
        • 自 2019年04月, 至 2020年03月
          計算機科学概論
          前期, 全学共通科目
        • 自 2019年04月, 至 2020年03月
          計算機科学概論
          前期, 工学部
        • 自 2019年04月, 至 2020年03月
          論理システム
          前期, 工学部
        • 自 2020年04月, 至 2021年03月
          ハードウェアアルゴリズム
          後期, 情報学研究科
        • 自 2020年04月, 至 2021年03月
          並列計算機アーキテクチャ
          前期, 情報学研究科
        • 自 2020年04月, 至 2021年03月
          計算機の構成
          後期, 工学部
        • 自 2020年04月, 至 2021年03月
          計算機科学概論
          前期, 全学共通科目
        • 自 2020年04月, 至 2021年03月
          計算機科学概論
          前期, 工学部
        • 自 2020年04月, 至 2021年03月
          論理システム(計算機)
          前期, 工学部
        • 自 2021年04月, 至 2022年03月
          ハードウェアアルゴリズム
          後期, 情報学研究科
        • 自 2021年04月, 至 2022年03月
          並列計算機アーキテクチャ
          前期, 情報学研究科
        • 自 2021年04月, 至 2022年03月
          計算機の構成
          後期, 工学部
        • 自 2021年04月, 至 2022年03月
          計算機科学概論
          前期, 全学共通科目
        • 自 2021年04月, 至 2022年03月
          計算機科学概論
          前期, 工学部
        • 自 2021年04月, 至 2022年03月
          論理システム(計算機)
          前期, 工学部
        list
          Last Updated :2022/11/23

          大学運営

          全学運営(役職等)

          • 自 2011年07月01日, 至 2012年03月31日
            教育用計算機専門委員会 委員
          • 自 2014年10月01日, 至 2015年03月31日
            京都大学情報環境整備委員会 委員
          • 自 2014年10月01日
            教育用計算機専門委員会 委員長
          • 自 2015年04月01日, 至 2016年09月30日
            京都大学情報環境整備委員会 委員
          • 自 2014年10月01日
            情報環境機構 副機構長
          • 自 2016年10月01日, 至 2018年09月30日
            京都大学情報環境整備委員会 委員
          • 自 2020年04月01日, 至 2023年03月31日
            京都大学情報環境整備委員会 委員

          部局運営(役職等)

          • 自 2022年04月01日, 至 2022年09月30日
            学術情報メディアセンター 協議員会 協議員
          • 自 2022年04月01日, 至 2023年03月31日
            企画委員会委員
          • 自 2011年04月01日, 至 2012年03月31日
            教務委員会委員
          • 自 2012年04月01日, 至 2013年03月31日
            専攻長会議
          • 自 2012年04月01日, 至 2013年03月31日
            制規委員会委員
          • 自 2012年04月01日, 至 2013年03月31日
            情報セキュリティ委員会委員
          • 自 2013年04月01日, 至 2014年03月31日
            教務委員会委員
          • 自 2014年04月01日, 至 2017年03月31日
            財務委員会委員長
          • 自 2017年04月01日, 至 2018年03月31日
            財務委員会委員
          • 自 2018年04月01日, 至 2019年03月33日
            企画委員会委員
          • 自 2018年04月01日, 至 2019年03月31日
            情報学科長
          • 自 2019年04月01日, 至 2020年03月31日
            企画委員会委員
          • 自 2018年04月01日, 至 2021年03月31日
            工学研究科運営会議 学生・教育部門 教育担当
          • 自 2019年04月01日, 至 2021年03月31日
            工学部新工学教育実施専門委員会 委員
          • 自 2020年04月01日, 至 2021年03月31日
            教務委員会委員
          • 自 2021年04月01日, 至 2022年03月31日
            制規委員会委員
          • 自 2021年04月01日, 至 2022年03月31日
            専攻長
          • 自 2021年04月01日, 至 2022年03月31日
            情報セキュリティ委員会委員
          • 自 2020年04月01日, 至 2022年09月30日
            情報環境機構運営委員会委員
          • 自 2020年04月01日, 至 2022年09月30日
            情報環境機構管理委員会委員
          • 自 2020年04月01日, 至 2022年09月30日
            情報環境機構協議会委員
          • 自 2020年04月01日, 至 2022年09月30日
            情報環境機構評価委員会委員
          • 自 2020年04月01日, 至 2024年03月31日
            情報環境機構教育用計算機専門委員会委員長
          list
            Last Updated :2022/11/23

            学術・社会貢献

            委員歴

            • 自 2015年10月, 至 2019年09月
              IEEE Transactions on Computers Associate Editor
            • 自 2006年, 至 2007年
              評議員, 電子情報通信学会
            • 自 2005年, 至 2007年
              評議員, 電子情報通信学会 東海支部
            • 自 2004年, 至 2007年
              委員, 電子情報通信学会 ELEX編集委員会
            • 自 2007年
              学生会顧問, 電子情報通信学会 東海支部
            • 自 2006年
              委員, 電子情報通信学会 ディペンダブルコンピューティング研究専門委員会
            • 自 2003年, 至 2005年
              評議員, 情報処理学会 東海支部
            • 自 2000年, 至 2004年
              運営委員, 情報処理学会 システムLSI設計技術研究会
            • 自 1996年, 至 2000年
              Associate Editor, IEEE Transactions on Computers
            • 自 1997年, 至 1999年
              幹事, 情報処理学会 東海支部
            • 自 1994年, 至 1999年
              委員, 電子情報通信学会 コンピュテーション研究専門委員会
            • 自 1996年, 至 1997年
              庶務幹事, 電子情報通信学会 情報・システムソサエティ運営委員会
            • 自 1993年, 至 1996年
              連絡委員, 情報処理学会 アルゴリズム研究会
            • 自 1995年
              Committee member, IEEE Symposium on Computer Arithmetic Steering Committee
            • 自 1991年, 至 1994年
              委員, 電子情報通信学会 学会誌編集委員会

            ページ上部へ戻る